基于0.18umcmos工艺的低寄生损耗环形振荡的layout设计【字数：10675】
指导教师 赵俊霞 摘 要本课题针对IC版图中存在的寄生损耗问题，提出了一种基于0.18umCMOS工艺的低寄生损耗环形振荡器的Layout设计。在基本ring oscillator电路上增加了功率放大模块、RC电路模块和电压控制单元；使用Aether版图绘制软件绘制出版图，并完成了DRC、LVS和LPE，通过优化设计，主要把80um的MOS管分裂为8个10um并联形式、两层金属导线垂直布线和增加MOS管的过孔等手段，来提高电路版图的效率和实用性。经过检验计算，寄生RC损耗从原来的246.236pf和988.832mΩ降低到108.298pf和243.723mΩ ，版图的面积从1250um2缩小到700um2，使得该版图设计具有寄生损耗低、噪音低和面积小的特点，可直接应用于实际生产。
目 录
第一章 绪论 1
1.1环形振荡器（ring oscillator）简介 1
1.2课题研究的背景 1
1.3主要研究内容和目标 1
第二章 环形振荡器版图设计准备 2
2.1模拟版图设计基础 2
2.1.1版图的定义及设计流程 2
2.1.2 版图的必要文件 3
2.1.3设计规则 4
2.2 UNIX系统 8
2.2.1 UNIX系统的介绍与应用 8
2.2.2 UNIX系统常用的控制代码 8
2.3 Aether的介绍 9
2.3.1 Aether Layout Editor 9
2.3.2 Aether的使用操作方法 9
第三章 环形振荡器的电路设计 14
3.1 基本的环形振荡器的工作原理 14
3.2改进后的环形振荡器电路 14
3.2.1环形振荡器的改进原理 14
3.2.2环形振荡器的实用电路 15
3.3确定的环形振荡器电路图 15
第四章 环形振荡器电路的版图设计 17
4.1常见的元器件版图设计 17
4.1.1 MOS场效 *好棒文|www.hbsrm.com +Q: &351916072&
应晶体管 17
4.1.2 电容 18
4.1.3 反相器原理及版图 18
4.1.4其它常见器件版图 19
4.2寄生效应 21
4.2.1寄生电容及应对方法 22
4.2.2寄生电阻及应对方法 22
4.3闩锁效应（Latch up） 23
4.3.1闩锁效应发生的原理 23
4.3.2闩锁效应的应对方法 24
4.4环形振荡器电路的版图设计与改进 24
4.4.1 版图的初次设计 24
4.4.2 版图的优化设计 26
4.4.3优化前后的版图对比 27
4.4.4 环形振荡器电路的总体版图 28
第五章 环形振荡器电路的版图验证 29
5.1 版图的设计规则检查(DRC) 29
5.1.1 DRC检查的方法步骤 29
5.1.2 DRC检查的结果及修改 32
5.2 版图的电路图与版图一致性检查(LVS) 34
5.2.1 LVS验证的方法步骤 34
5.2.2 LVS验证的结果及修改 35
5.3 版图的寄生参数提取(LPE) 38
5.3.1寄生参数提取的方法 38
5.3.2 优化前后的寄生参数对比 39
结束语 42
致 谢 43
参考文献 44
附录 45
附录A 绘制的总电路原理图 45
附录B 优化后的电路版图 46
第一章 绪论
1.1环形振荡器（ring oscillator）简介
振荡器是可以把直流信号转换成一定频率的交流信号的器件,其构成的电路叫振荡电路。振荡器有多种，环形振荡器是其中之一。此外，还有电阻电容振荡器、电感电容振荡器和正弦波振荡器等。
环形振荡器（ring oscillator）是由个数为奇数的反相器串联，两端输出和输入端相连组成的环形机器。它是一种采用奇数个非门组成的环形电路，电路的输出是振荡产生两个高低电平，其没有稳态。
1.2课题研究的背景
如今，振荡器作用的越来越重要，它已经成为大多数电路系统中重要的模块。因此，不同情况的需求使得振荡器的结构也不断改进，推陈出新。
集成电路Layout设计是IC设计的重要环节，目前Layout设计工艺也不断突破，从0.25um、0.18um、0.11um到7nm甚至5nm。工艺节点的变小，代表着集成度也越高了。但这些进步带来了突破的同时，也增大了设计难度。对于版图设计而言，电路中寄生损耗的问题也就越来越凸显，所以，降低寄生参数也成为近几年来版图设计师的主要研究问题之一。
1.3主要研究内容和目标
本次课题针对环形振荡器电路在实际应用中的性能特点和其版图存在的寄生损耗的问题，提出了在版图设计中利用专业的技术手段降低寄生参数的研究设计。具体研究环形震荡器电路的结构特点，初步了解其电路构架；深入研究版图设计的方法和版图检验方法；研究版图设计中的寄生问题以及降低寄生损耗的优化方法，并进行寄生参数的提取。通过对版图的多次优化，最终设计出一款低寄生损耗、更小面积的到环形振荡器电路版图。
第二章 环形振荡器版图设计准备
2.1模拟版图设计基础
2.1.1版图的定义及设计流程
版图（Layout）是集成电路掩膜版图，它采用特殊的设计和生产设备来实现产品的电路功能，同时满足电路性能、功耗等要求。电路图版图对比，如图21所示。
/
电路图 (b) 版图
图21 电路图版图对比
目 录
第一章 绪论 1
1.1环形振荡器（ring oscillator）简介 1
1.2课题研究的背景 1
1.3主要研究内容和目标 1
第二章 环形振荡器版图设计准备 2
2.1模拟版图设计基础 2
2.1.1版图的定义及设计流程 2
2.1.2 版图的必要文件 3
2.1.3设计规则 4
2.2 UNIX系统 8
2.2.1 UNIX系统的介绍与应用 8
2.2.2 UNIX系统常用的控制代码 8
2.3 Aether的介绍 9
2.3.1 Aether Layout Editor 9
2.3.2 Aether的使用操作方法 9
第三章 环形振荡器的电路设计 14
3.1 基本的环形振荡器的工作原理 14
3.2改进后的环形振荡器电路 14
3.2.1环形振荡器的改进原理 14
3.2.2环形振荡器的实用电路 15
3.3确定的环形振荡器电路图 15
第四章 环形振荡器电路的版图设计 17
4.1常见的元器件版图设计 17
4.1.1 MOS场效 *好棒文|www.hbsrm.com +Q: &351916072&
应晶体管 17
4.1.2 电容 18
4.1.3 反相器原理及版图 18
4.1.4其它常见器件版图 19
4.2寄生效应 21
4.2.1寄生电容及应对方法 22
4.2.2寄生电阻及应对方法 22
4.3闩锁效应（Latch up） 23
4.3.1闩锁效应发生的原理 23
4.3.2闩锁效应的应对方法 24
4.4环形振荡器电路的版图设计与改进 24
4.4.1 版图的初次设计 24
4.4.2 版图的优化设计 26
4.4.3优化前后的版图对比 27
4.4.4 环形振荡器电路的总体版图 28
第五章 环形振荡器电路的版图验证 29
5.1 版图的设计规则检查(DRC) 29
5.1.1 DRC检查的方法步骤 29
5.1.2 DRC检查的结果及修改 32
5.2 版图的电路图与版图一致性检查(LVS) 34
5.2.1 LVS验证的方法步骤 34
5.2.2 LVS验证的结果及修改 35
5.3 版图的寄生参数提取(LPE) 38
5.3.1寄生参数提取的方法 38
5.3.2 优化前后的寄生参数对比 39
结束语 42
致 谢 43
参考文献 44
附录 45
附录A 绘制的总电路原理图 45
附录B 优化后的电路版图 46
第一章 绪论
1.1环形振荡器（ring oscillator）简介
振荡器是可以把直流信号转换成一定频率的交流信号的器件,其构成的电路叫振荡电路。振荡器有多种，环形振荡器是其中之一。此外，还有电阻电容振荡器、电感电容振荡器和正弦波振荡器等。
环形振荡器（ring oscillator）是由个数为奇数的反相器串联，两端输出和输入端相连组成的环形机器。它是一种采用奇数个非门组成的环形电路，电路的输出是振荡产生两个高低电平，其没有稳态。
1.2课题研究的背景
如今，振荡器作用的越来越重要，它已经成为大多数电路系统中重要的模块。因此，不同情况的需求使得振荡器的结构也不断改进，推陈出新。
集成电路Layout设计是IC设计的重要环节，目前Layout设计工艺也不断突破，从0.25um、0.18um、0.11um到7nm甚至5nm。工艺节点的变小，代表着集成度也越高了。但这些进步带来了突破的同时，也增大了设计难度。对于版图设计而言，电路中寄生损耗的问题也就越来越凸显，所以，降低寄生参数也成为近几年来版图设计师的主要研究问题之一。
1.3主要研究内容和目标
本次课题针对环形振荡器电路在实际应用中的性能特点和其版图存在的寄生损耗的问题，提出了在版图设计中利用专业的技术手段降低寄生参数的研究设计。具体研究环形震荡器电路的结构特点，初步了解其电路构架；深入研究版图设计的方法和版图检验方法；研究版图设计中的寄生问题以及降低寄生损耗的优化方法，并进行寄生参数的提取。通过对版图的多次优化，最终设计出一款低寄生损耗、更小面积的到环形振荡器电路版图。
第二章 环形振荡器版图设计准备
2.1模拟版图设计基础
2.1.1版图的定义及设计流程
版图（Layout）是集成电路掩膜版图，它采用特殊的设计和生产设备来实现产品的电路功能，同时满足电路性能、功耗等要求。电路图版图对比，如图21所示。
/
电路图 (b) 版图
图21 电路图版图对比
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/861.html
