8位risccore的数字形式验证实现与研究(附件)【字数：9387】
摘 要传统的验证已经不适合对电路的验证，而形式验证技术却能够有效地缩短解决验证问题所要花费的时间，并且能够为产品的质量提供保证。本文根据上海屹澜信息科技有限公司提供的8位RISC core的RTL代码和网表的相关信息，并且将会在介绍形式验证概念的基础上，使用Synopsys公司的Formality工具来进行验证设计。最终验证报告显示总计300个相等可通过的比较点，其中有29个Port和271个DFF，不相等的比较点有0个，并且还有1个Port的检查点不参与验证。其验证结果表明8位RISC core的Reference design和Implentation design逻辑功能一致。
目 录
第一章 绪 论 1
1.1 研究背景 1
1.2 研究意义 1
1.3 论文的主要工作 2
1.4 论文组织结构 2
第二章 Formality工具介绍 3
2.1 Formality的基本特点 3
2.2 Formality工具的应用 3
2.3 Formality工具的功能 4
2.4 Formality的一般验证流程 5
第三章 RISC的原理 6
3.1 RISC CPU简介 6
3.2 RISC的设计原理及结构 6
3.3 RISC的发展前景 8
第四章 8位RISC core的形式验证 9
4.1 验证前的准备工作 9
4.2 使用命令行界面对8位RISC core的验证 12
4.2.1 打开Formality的命令行界面 12
4.2.2 设置Reference Design 12
4.2.3 设置Implementation Design 13
4.2.4 保存及恢复所作的设置 14
4.2.5 进行验证 14
4.3 使用图形用户界面对8位RISC core的验证 15
4.3.1 打开图形GUI界面 15
4.3.2 读入Guidance Files 16
4.3.3 设置 *好棒文|www.hbsrm.com +Q: &351916072&
Reference design和implementation design 16
4.3.4 Match和验证 18
第五章 数字形式验证结果 20
5.1 对8位RISC core的形式验证结果 20
5.2 查看验证失败时不匹配处的详细信息 22
5.3 诊断程序 22
结束语 24
致谢 25
参考文献 26
附录 27
附录A RISC core芯片图 27
附录B RAM 16x128 FARM模块图 27
附录C sdnrq1.FRAM模块图 28
附录D RISC core电路图 28
附录E RISC core符号图 29
附录F Matching结果图 29
附录G 命令行界面验证结果图 30
附录H 图形界面验证结果图 30
第一章 绪 论
1.1 研究背景
集成电路（IC）就是电子电路，但是它与一般的电子电路又不一样，它通过半导体工艺将一定数量的包括电阻、电容、晶体管甚至电感在内的电子元器件集成在一个小小的芯片上，并使之具有特定功能。
集成电路在目前的社会中扮演着极其重要的角色，它不仅仅给科学研究和社会建设带来了极大的便利，并且还彻底地改善人们日常的生活，可以毫不夸张地说人类生活的方方面面都和集成电路紧紧地联系在了一起。IC如今已经发展到了SOC（片上系统）阶段，其实施的过程主要分为前端的功能设计和后端的物理实现[1]。通常来讲，在时序约束的基础上通过DC（design compiler逻辑综合工具）逻辑综合出来的netlist（网表）的目的是用来连接前端与后端设计的。前端的工作主要是负责逻辑的实现、功能的设计以及代码编写，总的来说前端设计这个部分纯粹属于技术方面的设计，与具体的实现工艺无关，前端的目的其实就是为了得到芯片的netlist；而后端的物理实现则是利用前端设计经过逻辑综合出来的网表并在工厂所提供的具体工艺的基础上完成相应的电路结构的布局放置与连线，通俗点来讲也就是将晶体管级别设计在版图上实现出来。芯片的最终实现以及生产都深受后端设计的结果的影响。
众所周知，如今集成电路的急速发展导致了集成电路的规模和复杂程度日新月异，与之对应的半导体工艺的特征尺寸也在不断地减小，然而电路设计能力却远远不能跟上日益上升的集成规模和复杂程度的要求。这就需要去研究全新的电路设计方法和发展功能强大的EDA（电子设计自动化）工具，可以说集成电路的设计在极大程度上取决于EDA软件的发展。在集成电路的设计中，模拟电路设计的规模都相对数字电路来说比较小，而数字电路设计的规模动不动就是百万门级的规模，因此，这导致数字电路的设计周期太过漫长，这是不现实的，并且很容易犯低级错误，所以数字集成电路的设计通常上都是通过HDL语言（硬件描述语言）来对电路功能进行描述，然后利用EDA软件在标准单元库的基础上进行设计，达到减少设计时间和成本消耗的目的。
由于数字IC的规模和复杂程度在不断地增大，这个时候就会遇到各种各样的技术难题，例如工艺节点的缩小而带来的严重的寄生效应，线宽的缩小导致相邻信号容易发生干扰，互连线之间的耦合的产生变得更加容易，这些都使得设计出现错误的可能性大大增加。因此在这种情况下，设计师发现，发现并改正设计中的错误就成了影响设计的关键因素。
1.2 研究意义
随着集成电路工艺的进步，IC芯片也在变得越来越复杂，由于工艺节点的缩小而带来的严重的寄生效应，互连线之间的耦合的产生变得更加容易，这使得设计出现错误的可能性大大增加。因此，当集成电路的工艺发展到了一定水平时，电路验证问题对整个电路设计就显得无比重要。在这样的情况下，传统的验证已经不适合对电路的验证而形式验证技术却能够有效地缩短解决芯片开发中的验证问题所要花费的时间，并且能够为产品的质量提供保证。
研究形式验证这个课题是为了学习数字电路和形式验证的理论知识，也是为了掌握形式验证工具软件的使用。通过理论和实践的相互结合才能够去了解熟悉集成电路物理设计的整个流程并且验证工具进行电路验证，同时通过对8位RISC core进行形式验证的实例，对在验证过程中所遇到的问题与难点进行研究与探讨，这有助于巩固所学的知识并有利于以后从事的相关工作。
目 录
第一章 绪 论 1
1.1 研究背景 1
1.2 研究意义 1
1.3 论文的主要工作 2
1.4 论文组织结构 2
第二章 Formality工具介绍 3
2.1 Formality的基本特点 3
2.2 Formality工具的应用 3
2.3 Formality工具的功能 4
2.4 Formality的一般验证流程 5
第三章 RISC的原理 6
3.1 RISC CPU简介 6
3.2 RISC的设计原理及结构 6
3.3 RISC的发展前景 8
第四章 8位RISC core的形式验证 9
4.1 验证前的准备工作 9
4.2 使用命令行界面对8位RISC core的验证 12
4.2.1 打开Formality的命令行界面 12
4.2.2 设置Reference Design 12
4.2.3 设置Implementation Design 13
4.2.4 保存及恢复所作的设置 14
4.2.5 进行验证 14
4.3 使用图形用户界面对8位RISC core的验证 15
4.3.1 打开图形GUI界面 15
4.3.2 读入Guidance Files 16
4.3.3 设置 *好棒文|www.hbsrm.com +Q: &351916072&
Reference design和implementation design 16
4.3.4 Match和验证 18
第五章 数字形式验证结果 20
5.1 对8位RISC core的形式验证结果 20
5.2 查看验证失败时不匹配处的详细信息 22
5.3 诊断程序 22
结束语 24
致谢 25
参考文献 26
附录 27
附录A RISC core芯片图 27
附录B RAM 16x128 FARM模块图 27
附录C sdnrq1.FRAM模块图 28
附录D RISC core电路图 28
附录E RISC core符号图 29
附录F Matching结果图 29
附录G 命令行界面验证结果图 30
附录H 图形界面验证结果图 30
第一章 绪 论
1.1 研究背景
集成电路（IC）就是电子电路，但是它与一般的电子电路又不一样，它通过半导体工艺将一定数量的包括电阻、电容、晶体管甚至电感在内的电子元器件集成在一个小小的芯片上，并使之具有特定功能。
集成电路在目前的社会中扮演着极其重要的角色，它不仅仅给科学研究和社会建设带来了极大的便利，并且还彻底地改善人们日常的生活，可以毫不夸张地说人类生活的方方面面都和集成电路紧紧地联系在了一起。IC如今已经发展到了SOC（片上系统）阶段，其实施的过程主要分为前端的功能设计和后端的物理实现[1]。通常来讲，在时序约束的基础上通过DC（design compiler逻辑综合工具）逻辑综合出来的netlist（网表）的目的是用来连接前端与后端设计的。前端的工作主要是负责逻辑的实现、功能的设计以及代码编写，总的来说前端设计这个部分纯粹属于技术方面的设计，与具体的实现工艺无关，前端的目的其实就是为了得到芯片的netlist；而后端的物理实现则是利用前端设计经过逻辑综合出来的网表并在工厂所提供的具体工艺的基础上完成相应的电路结构的布局放置与连线，通俗点来讲也就是将晶体管级别设计在版图上实现出来。芯片的最终实现以及生产都深受后端设计的结果的影响。
众所周知，如今集成电路的急速发展导致了集成电路的规模和复杂程度日新月异，与之对应的半导体工艺的特征尺寸也在不断地减小，然而电路设计能力却远远不能跟上日益上升的集成规模和复杂程度的要求。这就需要去研究全新的电路设计方法和发展功能强大的EDA（电子设计自动化）工具，可以说集成电路的设计在极大程度上取决于EDA软件的发展。在集成电路的设计中，模拟电路设计的规模都相对数字电路来说比较小，而数字电路设计的规模动不动就是百万门级的规模，因此，这导致数字电路的设计周期太过漫长，这是不现实的，并且很容易犯低级错误，所以数字集成电路的设计通常上都是通过HDL语言（硬件描述语言）来对电路功能进行描述，然后利用EDA软件在标准单元库的基础上进行设计，达到减少设计时间和成本消耗的目的。
由于数字IC的规模和复杂程度在不断地增大，这个时候就会遇到各种各样的技术难题，例如工艺节点的缩小而带来的严重的寄生效应，线宽的缩小导致相邻信号容易发生干扰，互连线之间的耦合的产生变得更加容易，这些都使得设计出现错误的可能性大大增加。因此在这种情况下，设计师发现，发现并改正设计中的错误就成了影响设计的关键因素。
1.2 研究意义
随着集成电路工艺的进步，IC芯片也在变得越来越复杂，由于工艺节点的缩小而带来的严重的寄生效应，互连线之间的耦合的产生变得更加容易，这使得设计出现错误的可能性大大增加。因此，当集成电路的工艺发展到了一定水平时，电路验证问题对整个电路设计就显得无比重要。在这样的情况下，传统的验证已经不适合对电路的验证而形式验证技术却能够有效地缩短解决芯片开发中的验证问题所要花费的时间，并且能够为产品的质量提供保证。
研究形式验证这个课题是为了学习数字电路和形式验证的理论知识，也是为了掌握形式验证工具软件的使用。通过理论和实践的相互结合才能够去了解熟悉集成电路物理设计的整个流程并且验证工具进行电路验证，同时通过对8位RISC core进行形式验证的实例，对在验证过程中所遇到的问题与难点进行研究与探讨，这有助于巩固所学的知识并有利于以后从事的相关工作。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/210.html
