基于FPGA的数字时钟设计
基于FPGA的数字时钟设计[20200410135613]
摘 要
电子时钟主要是利用电子技术将时钟电子化、数字化，优点也比较多比如说拥有时钟精确、体积小、界面友好、可扩展性能强等，因此在生活和工作当中已经得到了广泛的应用。此外，时代的发展，也促使着电子时钟要有更多的功能。本设计主要为实现一款可正常显示时钟/日历、带有定时闹铃的多功能电子时钟。通过对当前电子钟的开发技术进行了反复的比较和仔细的分析，最终实现了基于FPGA的多功能数字时钟。
本设计是以FPGA芯片的应用为核心的，采用LCD1602，使用DS1302实时时钟芯片来完成时钟/日历的基本功能。这种实现方法的优点是电路简单，性能可靠，实时性好，时间精度高，操作简单，编程容易。该电子时钟能可以应用到一般的生活和工作中，也可以进行改正，以提高性能，增加新的功能，从而给人们的生产和生活带来更多的方便。
*查看完整论文请 +Q: 3 5 1 9 1 6 0 7 2
关键字:数字时钟硬件描述语言可编程逻辑门阵列键盘接口
目 录
1. 绪论 1
1.1 课题的背景与意义 1
1.2 课题研究的必要性 2
1.3 本文的主要工作和内容安排 2
2. FPGA可编程逻辑器件 3
2.1 FPGA概述 3
2.1.1 FPGA基本结构 3
2.1.2 Xilinx Spartan 6介绍 4
2.2 FPGA设计流程 4
2.2.1 设计输入 5
2.2.2 综合 6
2.2.3 布局布线 6
2.2.4 模拟 6
2.3 Xilinx ISE介绍 6
2.4 HDL介绍 9
2.4.1 VHDL介绍 9
2.4.2 Verilog HDL介绍 11
3. 数字钟总体设计方案 14
3.1 数字钟的构成 14
3.2 数字钟的工作原理 15
3.3 硬件设计 15
3.3.1 键盘电路原理 15
3.3.2 时钟电路 15
3.3.3 蜂鸣器电路 16
3.3.4 LED电路 17
3.3.5 LCD驱动 17
3.4 FPGA最小核心板系统 19
4. FPGA软件设计 24
4.1 工程建立 24
4.2 顶层RTL级电路 27
4.3 时钟电路 28
4.4 DS1302控制模块 29
4.5 LCD显示模块 34
4.6 闹钟模块 36
4.7 仿真 36
5. 实验结论与研究展望 38
5.1 实验结论 38
5.2 研究展望 38
致 谢 40
参考文献 41
附录程序设计 42
第1章 绪 论
时间是人类生活中必不可少的重要组成部分，如果人们没有时间观念，那么整个社会将不会有所发展和进步。从古代至今时钟都有着举足轻重的地位，同时时钟的不断改变也代表着科技的进步。
钟表的数字化给人们带来了极大的好处，而且钟表的报时功能也得到了很大地提升了。诸如定时自动报警，烤箱定时器开关，开关电源设备，甚至各种定时电气的自动启用等，所有这些的基础都是钟表数字化。因此，研究数字钟和扩大其应用，有着非常现实的意义。
1.1课题的背景与意义
本节将通过对FPGA嵌入式应用开发技术发展状况的了解，以及课题自身的要求，指出研究基于FPGA的数字钟的设计与实现的必要性。20世纪末，电子技术发展的特别快。所有的领域都或多或少的需要使用电子产品，社会生产力的发展，信息化程度，电子产品的性能，产品的更新换代都离不开电子技术。
古往今来时间都是非常宝贵的，生活的忙碌往往容易使人忘记某一时刻的时间。忘记时间会带来很多麻烦。在日常生活中，我们谈到上班，约会或上课必然要提及时间；火车会在某个时间到达，飞机会在某个时间起飞；工业生产中，很多步骤的过程都要用时间来确定。所以如何准确的知道时间和使用时间，是至关重要的。
想知道时间，手表是一个很好的选择，但是，在繁忙的生活中，我们还需要一个“助手”，及时提醒我们时间。因此，计时器最好能够有个定时功能，这样可以随时提醒那些容易健忘的人们。机械式钟表是最早能够定时和报时的时钟，但是相对于机械钟而言，电子钟无论在功能、性能以及造价上都要比机械钟有优势。
电子钟对时、分、秒进行数字显示是通过电子电路实现的，生活中随处可见，电子钟已然成为人们生活中必需品。现今数字钟的报时功能也得到了很大的扩展。如自动报警，自动打铃定时，定时广播，自动开启和关闭的灯，烤箱定时器开关，开关电源设备，甚至各式各样定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。数字钟在我们的生活中无处不在。
1.2 课题研究的必要性
现在是一个长江后浪推前浪，电子技术发展日新月异的时代。电子技术的应用已经越来越广泛，我们的生活和我们的世界正在逐渐向电子化发展。在这飞速发展的年代，时间变的更加的宝贵，人们往往可能忘记了时间，偶尔可能因为忘记时间而错过某件重大的事情，从而造成很大的损失。因此，数字钟可以给人们带来很大的方便。人们的生活随着时代的发展变得越来越丰富多彩，对数字钟的要求也日益提高。多功能数字钟在性能和风格上都发生了很大的变化，有电子闹钟、数字闹钟等等。
1.3 本文的主要工作和内容安排
本课题通过阅读一定文献，对FPGA芯片和硬件描述语言进行研究的基础上，利用Verilog HDL语言，配合相应的外围电路设计出一个数字时钟，要求具有时间、秒表、闹钟、日期显示和设置功能。
在设计的软件设计方面，我们将各种功能分别写成相应的子模块来实现，通过主控制模块来实现对应模块的选择，在年月日模块和时分秒模块还分别设计相应的设置模块实现对时间的设置，每个模块，我们都要在在软件上得出正确的仿真结果，最后，再依靠硬件，将输出的结果通过开发板显示在数码管上得到最终的结果。
第2章 FPGA相关技术的研究
2.1 FPGA概述
2.1.1 FPGA基本结构
FPGA即现场可程序设计门阵列。它是在复杂的可程序设计逻辑器件)的高性能的新型可编程逻辑器件的基础上发展起来的，它一般选用SRAM技术。FPGA是由基本可程序设计逻辑单元、可程序设计输入/输出单元、丰富的布线资源、嵌入式块RAM、内嵌专用硬核等组成的。目前低成本、高性能的FPGA，在工业生产中应用越来越广泛，如协议的实现、控制、和信号处理。
图2-1典型的FPGA结构
FPGA的典型结构是由各个部分组成如图2-1所示。逻辑块（LOGIC BLOCK），Xilinx把他称作可配置逻辑块(CLB)，Altera公司把他称作逻辑数组块(LAB)，Altera公司的LAB是由称之为LE(logic element)的基本单元结构，Xilinx的CLB被称作LC(logic cell)的基本单元构成。LE和LC的结构虽然有差异，但是大体还是很类似的。分布在各个逻辑之间的内部联线，就像PCB板上的导线，将FPGA内部的各个相关逻辑进行互联，其开始和结束点都是I/O Blank(IOB)。IOB是FPGA和外部器件物理连接的接口。
2.1.2 Xilinx Spartan 6介绍
Spartan?-6 FPGA 的优势是风险低、成本低在功耗和性能之间有很好的平衡，非常适合对成本比较敏感的应用。第六代 Spartan 系列产品使用了公认的低功耗 45nm、9的铜层、基于先进的电源管理双栅氧化层工艺技术，提供了高级技术、150,000个逻辑单元、集成式 PCI Express? 模块、高级存储器支持、250 MHz DSP slice 和 3.125Gbps 低功耗收发器。
2.2 FPGA设计流程
一般的，完成FPGA设计，一般必要的流程为：电路设计与输入、功能仿真、综合、综合后模拟、实现、布线后模拟与验证、板级模拟实验与调试等主要步骤，开发流程图如图2-2所示。
图2-2完整的FPGA设计流程
摘 要
电子时钟主要是利用电子技术将时钟电子化、数字化，优点也比较多比如说拥有时钟精确、体积小、界面友好、可扩展性能强等，因此在生活和工作当中已经得到了广泛的应用。此外，时代的发展，也促使着电子时钟要有更多的功能。本设计主要为实现一款可正常显示时钟/日历、带有定时闹铃的多功能电子时钟。通过对当前电子钟的开发技术进行了反复的比较和仔细的分析，最终实现了基于FPGA的多功能数字时钟。
本设计是以FPGA芯片的应用为核心的，采用LCD1602，使用DS1302实时时钟芯片来完成时钟/日历的基本功能。这种实现方法的优点是电路简单，性能可靠，实时性好，时间精度高，操作简单，编程容易。该电子时钟能可以应用到一般的生活和工作中，也可以进行改正，以提高性能，增加新的功能，从而给人们的生产和生活带来更多的方便。
*查看完整论文请 +Q: 3 5 1 9 1 6 0 7 2
关键字:数字时钟硬件描述语言可编程逻辑门阵列键盘接口
目 录
1. 绪论 1
1.1 课题的背景与意义 1
1.2 课题研究的必要性 2
1.3 本文的主要工作和内容安排 2
2. FPGA可编程逻辑器件 3
2.1 FPGA概述 3
2.1.1 FPGA基本结构 3
2.1.2 Xilinx Spartan 6介绍 4
2.2 FPGA设计流程 4
2.2.1 设计输入 5
2.2.2 综合 6
2.2.3 布局布线 6
2.2.4 模拟 6
2.3 Xilinx ISE介绍 6
2.4 HDL介绍 9
2.4.1 VHDL介绍 9
2.4.2 Verilog HDL介绍 11
3. 数字钟总体设计方案 14
3.1 数字钟的构成 14
3.2 数字钟的工作原理 15
3.3 硬件设计 15
3.3.1 键盘电路原理 15
3.3.2 时钟电路 15
3.3.3 蜂鸣器电路 16
3.3.4 LED电路 17
3.3.5 LCD驱动 17
3.4 FPGA最小核心板系统 19
4. FPGA软件设计 24
4.1 工程建立 24
4.2 顶层RTL级电路 27
4.3 时钟电路 28
4.4 DS1302控制模块 29
4.5 LCD显示模块 34
4.6 闹钟模块 36
4.7 仿真 36
5. 实验结论与研究展望 38
5.1 实验结论 38
5.2 研究展望 38
致 谢 40
参考文献 41
附录程序设计 42
第1章 绪 论
时间是人类生活中必不可少的重要组成部分，如果人们没有时间观念，那么整个社会将不会有所发展和进步。从古代至今时钟都有着举足轻重的地位，同时时钟的不断改变也代表着科技的进步。
钟表的数字化给人们带来了极大的好处，而且钟表的报时功能也得到了很大地提升了。诸如定时自动报警，烤箱定时器开关，开关电源设备，甚至各种定时电气的自动启用等，所有这些的基础都是钟表数字化。因此，研究数字钟和扩大其应用，有着非常现实的意义。
1.1课题的背景与意义
本节将通过对FPGA嵌入式应用开发技术发展状况的了解，以及课题自身的要求，指出研究基于FPGA的数字钟的设计与实现的必要性。20世纪末，电子技术发展的特别快。所有的领域都或多或少的需要使用电子产品，社会生产力的发展，信息化程度，电子产品的性能，产品的更新换代都离不开电子技术。
古往今来时间都是非常宝贵的，生活的忙碌往往容易使人忘记某一时刻的时间。忘记时间会带来很多麻烦。在日常生活中，我们谈到上班，约会或上课必然要提及时间；火车会在某个时间到达，飞机会在某个时间起飞；工业生产中，很多步骤的过程都要用时间来确定。所以如何准确的知道时间和使用时间，是至关重要的。
想知道时间，手表是一个很好的选择，但是，在繁忙的生活中，我们还需要一个“助手”，及时提醒我们时间。因此，计时器最好能够有个定时功能，这样可以随时提醒那些容易健忘的人们。机械式钟表是最早能够定时和报时的时钟，但是相对于机械钟而言，电子钟无论在功能、性能以及造价上都要比机械钟有优势。
电子钟对时、分、秒进行数字显示是通过电子电路实现的，生活中随处可见，电子钟已然成为人们生活中必需品。现今数字钟的报时功能也得到了很大的扩展。如自动报警，自动打铃定时，定时广播，自动开启和关闭的灯，烤箱定时器开关，开关电源设备，甚至各式各样定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。数字钟在我们的生活中无处不在。
1.2 课题研究的必要性
现在是一个长江后浪推前浪，电子技术发展日新月异的时代。电子技术的应用已经越来越广泛，我们的生活和我们的世界正在逐渐向电子化发展。在这飞速发展的年代，时间变的更加的宝贵，人们往往可能忘记了时间，偶尔可能因为忘记时间而错过某件重大的事情，从而造成很大的损失。因此，数字钟可以给人们带来很大的方便。人们的生活随着时代的发展变得越来越丰富多彩，对数字钟的要求也日益提高。多功能数字钟在性能和风格上都发生了很大的变化，有电子闹钟、数字闹钟等等。
1.3 本文的主要工作和内容安排
本课题通过阅读一定文献，对FPGA芯片和硬件描述语言进行研究的基础上，利用Verilog HDL语言，配合相应的外围电路设计出一个数字时钟，要求具有时间、秒表、闹钟、日期显示和设置功能。
在设计的软件设计方面，我们将各种功能分别写成相应的子模块来实现，通过主控制模块来实现对应模块的选择，在年月日模块和时分秒模块还分别设计相应的设置模块实现对时间的设置，每个模块，我们都要在在软件上得出正确的仿真结果，最后，再依靠硬件，将输出的结果通过开发板显示在数码管上得到最终的结果。
第2章 FPGA相关技术的研究
2.1 FPGA概述
2.1.1 FPGA基本结构
FPGA即现场可程序设计门阵列。它是在复杂的可程序设计逻辑器件)的高性能的新型可编程逻辑器件的基础上发展起来的，它一般选用SRAM技术。FPGA是由基本可程序设计逻辑单元、可程序设计输入/输出单元、丰富的布线资源、嵌入式块RAM、内嵌专用硬核等组成的。目前低成本、高性能的FPGA，在工业生产中应用越来越广泛，如协议的实现、控制、和信号处理。
图2-1典型的FPGA结构
FPGA的典型结构是由各个部分组成如图2-1所示。逻辑块（LOGIC BLOCK），Xilinx把他称作可配置逻辑块(CLB)，Altera公司把他称作逻辑数组块(LAB)，Altera公司的LAB是由称之为LE(logic element)的基本单元结构，Xilinx的CLB被称作LC(logic cell)的基本单元构成。LE和LC的结构虽然有差异，但是大体还是很类似的。分布在各个逻辑之间的内部联线，就像PCB板上的导线，将FPGA内部的各个相关逻辑进行互联，其开始和结束点都是I/O Blank(IOB)。IOB是FPGA和外部器件物理连接的接口。
2.1.2 Xilinx Spartan 6介绍
Spartan?-6 FPGA 的优势是风险低、成本低在功耗和性能之间有很好的平衡，非常适合对成本比较敏感的应用。第六代 Spartan 系列产品使用了公认的低功耗 45nm、9的铜层、基于先进的电源管理双栅氧化层工艺技术，提供了高级技术、150,000个逻辑单元、集成式 PCI Express? 模块、高级存储器支持、250 MHz DSP slice 和 3.125Gbps 低功耗收发器。
2.2 FPGA设计流程
一般的，完成FPGA设计，一般必要的流程为：电路设计与输入、功能仿真、综合、综合后模拟、实现、布线后模拟与验证、板级模拟实验与调试等主要步骤，开发流程图如图2-2所示。
图2-2完整的FPGA设计流程
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/jxgc/zdh/4239.html
