基于matlab的芯片缺陷定位算法的研究与实现
基于matlab的芯片缺陷定位算法的研究与实现[20200406125401]
摘 要
芯片缺陷的自动定位是实现缺陷识别的重要步骤，是现代半导体芯片优化生产，提高产品优良率的重要的研究课题之一。本论文是在企业工艺实践的基础上，给出了一种通过运用MATLAB强大图像处理功能来实现芯片缺陷定位的算法。基于检测到的芯片缺陷图片，首先经过图像预处理，包括灰度化、二值化、膨胀等处理效果，再通过匹配标准字符库识别芯片缺陷的算法。
芯片缺陷识别算法整个处理过程包括图像预处理、边缘提取、缺陷定位、图像显示、缺陷识别五个主要模块，并用 MATLAB软件编程来实现每一个处理模块，最后识别出芯片缺陷，并对缺陷识别算法进行优化。
*查看完整论文请 +Q: 3 5 1 9 1 6 0 7 2
关键字:MATLAB预处理缺陷定位
目 录
1. 引言 1
1.1 课题研究背景 1
1.2 课题研究目的及意义 1
1.3 课题主要内容 2
2. 常见芯片缺陷及检测 3
2.1 常见芯片缺陷 3
2.1.1 Flash（黑色树脂残留） 3
2.1.2 Expose Copper（露铜） 3
2.1.3 Lead Briding（桥接） 4
2.1.4 Delamination（分层） 4
2.1.5 Wrong Mark（错误打印） 5
2.1.6 Lead Burr（管脚毛刺） 5
2.1.7 Wire Sweep（金线弯曲） 6
2.1.8 Broken Wire（断线） 6
2.1.9 Solder Residue（锡渣） 7
2.1.10 Pitted Surface（表面凹坑） 7
2.2常见缺陷检测手段 8
2.2.1 C-SAM 确认Delamination 8
2.2.2 Solderability Test（可焊性测试） 9
2.2.3 X-Ray确认金线分布 10
2.2.4 单元切割找点确认 11
2.2.5 Full Reliability Test（可靠性测试） 11
2.2.6 Mark Confirm（激光打印确认） 13
2.2.7 Function Test（功能性测试） 13
3. 芯片Mark图像预处理 15
3.1 预处理流程 15
3.2 灰度化 15
3.3 图像二值化 16
3.4 Roberts算子边缘检测 17
3.5 数学形态学基本运算 18
4. 芯片缺陷识别算法 20
4.1 Wrong Mark缺陷的识别 20
4.2 Lead Briding缺陷的识别 23
4.3 结果分析 24
参考文献 25
致谢 26
附录 27
1. 引言
1.1 课题研究背景
芯片产业是国家战略储备的“工业粮食”，同时也是高新信息产业的核心 ，更有甚者，芯片已成为所有整机设备的核心部件。随着科学技术的发展，它已几乎无所不在，深深渗透入于各行各业的每一个角落，某种程度上，它决定着一个国家的综合国力和科技竞争力。现如今，芯片行业当仁不让的成为当今世界发展最为迅猛 ,同时竞争也最为激烈的产业。在现如今国际的大背景下，美国、日本等发达国家长期垄断着核心部件以及关键元器件的设计和生产，在电子信息产品制造业长期处于霸主地位。因此对于推进国内芯片自主开发，对于芯片缺陷的检测与识别也成为了至关重要的一步。
而在现实芯片的生产制作过程中，以我实习所在的嘉盛半导体为例，从芯片的wafer设计开始各种各样的问题也随之而来，首先Bond的设计，需要专门CAD人才的参与，然后FOL前道晶元粘贴，打金线，Wire Bond各站别会产生各种芯片缺陷，EOL后道Mold，SS，Mark亦是如此，我所在的研发部,工程师每天要为完善生产流程尝试各种新思路，包括通过CAD描画芯片版图，邀请供应商做新设备的Buyoff工作，统计LD转HD的数据，尝试新的类似BGA引线框架，一般客户提供的一些新的Wafer，则要做新材料的Device以及Setup，同时各站的缺陷检测数据也要统计并反馈给我们，我们给出方案给老板看过后再给财务部报单，所以对于半导体芯片生产流程中，对于芯片缺陷的检测需要我们做各种各样的测试，才能保证最后的生产良率的通过。
1.2 课题研究目的及意义
现如今在半导体芯片的生产过程中，各站别都会或多或少的产生一些芯片缺陷，以我实习所在的嘉盛半导体为例，后道（EOL）各站Mold（材料塑封工序）可能产生Flash（黑色树脂残留）、不完全塑封、Gap裂口、Wire-Sweep金线弯曲等缺陷；Mark（激光打印）可能产生打印模糊、字符丢失、双重打印、打印偏移、错误打印、打印方向错误等打印缺陷 ；Singulation Saw（单元切割）则可能产生桥接、Lead Burr等缺陷。并且每一站出现缺陷的产品都要作相应处理，或返工或报废（根据公司基准判断），因此在追求最大化效益的大背景下，必须通过定位芯片的制备缺陷来完善制备工序，具体就要电脑系统查找检测与人为的操作相结合，同时材料前期的目检也是必不可少的，从而使由于生产制备中不确定因素而造成的芯片缺陷率降到最低，防止产品再返工而付出的额外的人力物力，提高产品优良率。从而提高公司整个工艺流程的效率，创造更多效益。
1.3 课题主要内容
本设计是基于我所在实习公司嘉盛半导体的缺陷判断基准及检测手段，具体针对于激光打印站别的字符错误缺陷和切割工序中产生的桥接缺陷，运用MATLAB强大的图像处理功能对芯片Mark图像和桥接缺陷图进行包括灰度化、图像二值化、边缘检测等的预处理，之后进行区域提取来实现对缺陷所在区域的初定位。再通过匹配常见客户如RTC、CSS的Mark字符数据库以及图像矩阵作减法来实现芯片缺陷定位与识别。
本论文通过选用MATLAB来实现芯片缺陷定位主要是考虑到它突出的4个特点 ：
1) 强大的数值计算功能以及符号计算功能，方便了用户；
2) 具有完备的图形处理功能，实现计算结果和编程的可视化；
3) 简单易懂的用户界面，编程语言易于用户学习和掌握；
4) 提供了大量方便实用且功能丰富的处理工具供用户选择。
2. 常见芯片缺陷及检测
2.1 常见芯片缺陷
2.1.1 Flash（黑色树脂残留）
图2.1 Flash（黑色树脂残留）
图中红圈中芯片的管脚被塑封工序中残留的黑色树脂残留所覆盖，如此会影响芯片的正常工作，一般管脚上超过5mil（5*0.0254mm）则为不良，Pad面超过5%为不良，铜材料的不可返工，镍钯金的轻微Flash可用工具去除，QA质检时会在Pad面用记号笔标记此缺陷。
2.1.2 Expose Copper（露铜）
图2.2 Expose Copper（露铜）
图中红圈处，明显Pad面上有轻微的露铜现象，即管脚或衬底露出本来的颜色，材料表面的油脂没有去除导致镀不上去这种缺陷一般都是电镀工序产生的，当然后续包装抓取的时候，由于镊子等硬物划伤也是有可能的，一般露铜区域长度超过10mil为不良。
2.1.3 Lead Briding（桥接）
图2.3 Lead Briding（桥接）
和下面Pass的芯片对比可知，图中红圈处管脚连接在了一起，这种缺陷是不被允许的，一旦发现即为不良，一般是在切割工序中产生，由于切割偏移造成。
2.1.4 Delamination（分层）
图2.4 Delamination（分层）
此为质检过程中重点检验的缺陷，需将材料贴在胶带上，用C-SAM设备扫描材料，图中红点即为Delamination，一般存在分层区域与正常区域的波形图是相反的，造成这一缺陷的主要原因还是在塑封过程中，晶元（Die）与Compound之间，管脚（Lead）与Compound之间契合的不紧密造成的 ，同样是不被允许的。因此检验此缺陷是产品是否合格的重要指标。
摘 要
芯片缺陷的自动定位是实现缺陷识别的重要步骤，是现代半导体芯片优化生产，提高产品优良率的重要的研究课题之一。本论文是在企业工艺实践的基础上，给出了一种通过运用MATLAB强大图像处理功能来实现芯片缺陷定位的算法。基于检测到的芯片缺陷图片，首先经过图像预处理，包括灰度化、二值化、膨胀等处理效果，再通过匹配标准字符库识别芯片缺陷的算法。
芯片缺陷识别算法整个处理过程包括图像预处理、边缘提取、缺陷定位、图像显示、缺陷识别五个主要模块，并用 MATLAB软件编程来实现每一个处理模块，最后识别出芯片缺陷，并对缺陷识别算法进行优化。
*查看完整论文请 +Q: 3 5 1 9 1 6 0 7 2
关键字:MATLAB预处理缺陷定位
目 录
1. 引言 1
1.1 课题研究背景 1
1.2 课题研究目的及意义 1
1.3 课题主要内容 2
2. 常见芯片缺陷及检测 3
2.1 常见芯片缺陷 3
2.1.1 Flash（黑色树脂残留） 3
2.1.2 Expose Copper（露铜） 3
2.1.3 Lead Briding（桥接） 4
2.1.4 Delamination（分层） 4
2.1.5 Wrong Mark（错误打印） 5
2.1.6 Lead Burr（管脚毛刺） 5
2.1.7 Wire Sweep（金线弯曲） 6
2.1.8 Broken Wire（断线） 6
2.1.9 Solder Residue（锡渣） 7
2.1.10 Pitted Surface（表面凹坑） 7
2.2常见缺陷检测手段 8
2.2.1 C-SAM 确认Delamination 8
2.2.2 Solderability Test（可焊性测试） 9
2.2.3 X-Ray确认金线分布 10
2.2.4 单元切割找点确认 11
2.2.5 Full Reliability Test（可靠性测试） 11
2.2.6 Mark Confirm（激光打印确认） 13
2.2.7 Function Test（功能性测试） 13
3. 芯片Mark图像预处理 15
3.1 预处理流程 15
3.2 灰度化 15
3.3 图像二值化 16
3.4 Roberts算子边缘检测 17
3.5 数学形态学基本运算 18
4. 芯片缺陷识别算法 20
4.1 Wrong Mark缺陷的识别 20
4.2 Lead Briding缺陷的识别 23
4.3 结果分析 24
参考文献 25
致谢 26
附录 27
1. 引言
1.1 课题研究背景
芯片产业是国家战略储备的“工业粮食”，同时也是高新信息产业的核心 ，更有甚者，芯片已成为所有整机设备的核心部件。随着科学技术的发展，它已几乎无所不在，深深渗透入于各行各业的每一个角落，某种程度上，它决定着一个国家的综合国力和科技竞争力。现如今，芯片行业当仁不让的成为当今世界发展最为迅猛 ,同时竞争也最为激烈的产业。在现如今国际的大背景下，美国、日本等发达国家长期垄断着核心部件以及关键元器件的设计和生产，在电子信息产品制造业长期处于霸主地位。因此对于推进国内芯片自主开发，对于芯片缺陷的检测与识别也成为了至关重要的一步。
而在现实芯片的生产制作过程中，以我实习所在的嘉盛半导体为例，从芯片的wafer设计开始各种各样的问题也随之而来，首先Bond的设计，需要专门CAD人才的参与，然后FOL前道晶元粘贴，打金线，Wire Bond各站别会产生各种芯片缺陷，EOL后道Mold，SS，Mark亦是如此，我所在的研发部,工程师每天要为完善生产流程尝试各种新思路，包括通过CAD描画芯片版图，邀请供应商做新设备的Buyoff工作，统计LD转HD的数据，尝试新的类似BGA引线框架，一般客户提供的一些新的Wafer，则要做新材料的Device以及Setup，同时各站的缺陷检测数据也要统计并反馈给我们，我们给出方案给老板看过后再给财务部报单，所以对于半导体芯片生产流程中，对于芯片缺陷的检测需要我们做各种各样的测试，才能保证最后的生产良率的通过。
1.2 课题研究目的及意义
现如今在半导体芯片的生产过程中，各站别都会或多或少的产生一些芯片缺陷，以我实习所在的嘉盛半导体为例，后道（EOL）各站Mold（材料塑封工序）可能产生Flash（黑色树脂残留）、不完全塑封、Gap裂口、Wire-Sweep金线弯曲等缺陷；Mark（激光打印）可能产生打印模糊、字符丢失、双重打印、打印偏移、错误打印、打印方向错误等打印缺陷 ；Singulation Saw（单元切割）则可能产生桥接、Lead Burr等缺陷。并且每一站出现缺陷的产品都要作相应处理，或返工或报废（根据公司基准判断），因此在追求最大化效益的大背景下，必须通过定位芯片的制备缺陷来完善制备工序，具体就要电脑系统查找检测与人为的操作相结合，同时材料前期的目检也是必不可少的，从而使由于生产制备中不确定因素而造成的芯片缺陷率降到最低，防止产品再返工而付出的额外的人力物力，提高产品优良率。从而提高公司整个工艺流程的效率，创造更多效益。
1.3 课题主要内容
本设计是基于我所在实习公司嘉盛半导体的缺陷判断基准及检测手段，具体针对于激光打印站别的字符错误缺陷和切割工序中产生的桥接缺陷，运用MATLAB强大的图像处理功能对芯片Mark图像和桥接缺陷图进行包括灰度化、图像二值化、边缘检测等的预处理，之后进行区域提取来实现对缺陷所在区域的初定位。再通过匹配常见客户如RTC、CSS的Mark字符数据库以及图像矩阵作减法来实现芯片缺陷定位与识别。
本论文通过选用MATLAB来实现芯片缺陷定位主要是考虑到它突出的4个特点 ：
1) 强大的数值计算
2) 具有完备的图形处理功能，实现计算结果和编程的可视化；
3) 简单易懂的用户界面，编程语言易于用户学习和掌握；
4) 提供了大量方便实用且功能丰富的处理工具供用户选择。
2. 常见芯片缺陷及检测
2.1 常见芯片缺陷
2.1.1 Flash（黑色树脂残留）
图2.1 Flash（黑色树脂残留）
图中红圈中芯片的管脚被塑封工序中残留的黑色树脂残留所覆盖，如此会影响芯片的正常工作，一般管脚上超过5mil（5*0.0254mm）则为不良，Pad面超过5%为不良，铜材料的不可返工，镍钯金的轻微Flash可用工具去除，QA质检时会在Pad面用记号笔标记此缺陷。
2.1.2 Expose Copper（露铜）
图2.2 Expose Copper（露铜）
图中红圈处，明显Pad面上有轻微的露铜现象，即管脚或衬底露出本来的颜色，材料表面的油脂没有去除导致镀不上去这种缺陷一般都是电镀工序产生的，当然后续包装抓取的时候，由于镊子等硬物划伤也是有可能的，一般露铜区域长度超过10mil为不良。
2.1.3 Lead Briding（桥接）
图2.3 Lead Briding（桥接）
和下面Pass的芯片对比可知，图中红圈处管脚连接在了一起，这种缺陷是不被允许的，一旦发现即为不良，一般是在切割工序中产生，由于切割偏移造成。
2.1.4 Delamination（分层）
图2.4 Delamination（分层）
此为质检过程中重点检验的缺陷，需将材料贴在胶带上，用C-SAM设备扫描材料，图中红点即为Delamination，一般存在分层区域与正常区域的波形图是相反的，造成这一缺陷的主要原因还是在塑封过程中，晶元（Die）与Compound之间，管脚（Lead）与Compound之间契合的不紧密造成的 ，同样是不被允许的。因此检验此缺陷是产品是否合格的重要指标。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/gdxx/381.html
