基于fpga的ddr3控制器的分析与研究(附件)【字数：8092】
摘 要存储器作为计算机系统的重要组成部分，决定着计算机的系统性能。传统的存储器已经不能够满足处理器对数据的高速访问，DDR3作为新一代内存具有大容量、高速率以及较好的兼容性。本文是基于FPGA平台设计了DDR3读写控制器。首先对存储器的发展历程进行了阐述，然后着重介绍DDR3 SDRAM的结构原理及工作步骤，接着对DDR3的整体结构设计进行了分析，最后运用Modelsim进行仿真，从而验证了DDR3控制器的功能。
目 录
第一章 绪论 1
1.1课题背景及其意义 1
1.2国内外发展现状 1
1.3主要研究内容 2
第二章 DDR3 SDRAM内存的简介 3
2.1DDR3 SDRAM技术特征 3
2.2DDR3 SDRAM的结构原理 4
2.3DDR3 SDRAM工作步骤 4
第三章 DDR3控制器整体设计 6
3.1DDR3芯片的选择 6
3.2硬件的介绍 6
3.3MCB IP控制器 6
3.3.1MCB IP的使用 7
3.3.2MCB用户接口信号 8
3.3.3MCB时钟介绍 9
3.4DDR3控制器的整体架构 10
第四章 DDR3控制器仿真及功能验证 12
4.1Modelsim仿真软件的介绍 12
4.2功能验证及仿真波形分析 12
4.3仿真中遇到的问题和解决方案 15
结束语 17
致 谢 18
参考文献 19
附录A 20
附录B 21
附录C 23
第一章 绪论
1.1课题背景及其意义
当前晶体管作为集成电路的基本单元，它已成为实现现代计算机技术的核心器件。伴随着微电子技术的不断发展，微处理器既提升了性能，其结构体系也发生了极大地变化。即使CPU的运算能力特别强，但是如果没有高速存储器配合，也不能够准时的从存储器中获取数据，CPU将一直处在等候的状况之中，直到有数据到存储器中。因此需要更高的存储器性能。
*好棒文|www.hbsrm.com +Q: *351916072*
当今社会，在电子产品中普遍使用存储器，它与当代数字化系统紧密联系，它对系统的性能改善起着十分重要的作用。内存不仅是计算机系统中必须有的组成部分，而且决定着计算机系统性能的优劣。之所以致使“存储墙”问题日渐严重的原因是半导体技术和集成电路中制造工艺的成熟与发展。处理器对数据访问和存储的高宽带、高速度、大容量的要求存储器已经不能够满足，限制了计算机系统的性能。DDR3 SDRAM作为新的DDR存储，就其大的容量、高的速率和良好的兼容性在许多方面得到了普遍的使用。所以得到的结论是对DDR3控制器有着重要的理论价值及现实意义。
1.2国内外发展现状
FPGA不但具有灵便的系统结构和逻辑单元，而且拥有高集成度以及普遍的使用领域。在2007年之后FPGA的性价比发生了变化。随着时代的进步FPGA也在不断地发展壮大，其具有成本低、性能高、可编程的优点。之所以系统级别的芯片设计越来越多样化是因为系统设备功能有更多的条件，由于FPGA有着接口、控制、内嵌CPU等资源上的优势，在不久的将来，基于FPGA的设计与开拓将变成热点。
存储器近年也发生了很大的变化。随着DDR3内存的普遍使用，计算机领域研究如何把高性能的内存控制器设计出来以使用DDR3内存的高速率、高带宽和高的数据吞叶率。目前DDR3内存已经在我们的生活中得到了广泛的使用，可分为CPU外部的集成以及片内的集成。
初期北桥芯片集成在计算机主板上，它内部的MCH存储器控制中心的内存控制器，如图11所示。处理器用北桥芯片和前端总线来对物理存储器中的数据进行读跟写。例如Intel845PE芯片组的82845PEG?MCH，它的存储控制器符合DDR3的存储器规范，2.7GB/s是存储器与MCH之间的带宽最大值。DDR400MCH不仅能够接受更高的数据率，而且可以提升数据的传输带宽至3.2GB/s。如果CPU要和内存进行数据的交换，就要经过“CPU一北桥一内存一北桥CPU”，在这个形式下，经由多级的数据传输，延迟会变大，影响整个计算机的系统性能。
图11 北桥芯片集成内存控制器
ROM和RAM统称为存储器。DRAM是随机存储器，它只能够保存比较短暂时间里的数据，需要定期对其进行充电防止数据被丢失，同时还需要不停地进行刷新。SDRAM具有如下特点：高速率、短暂的保存时间、支持高速总线时钟频率等，能够在大的容量数据的存储系统中普遍使用。存储器技术的发展经历了三代，第一代是DDR SDRAM，当时钟频率不变时，对比SDRAM数据传输速率，DDR SDRAM的数据传输速率翻了2倍。第二代是DDR2 SDRAM，与DDR SDRAM作对比，降低了功耗，工作电压是1.8V，降低了0.7V。同时，DDR2 SDRAM在设计结构和思路上做了改进使数据读取的延迟时间下降，总体性能得到了很大改善。由于核心频率的不断增加，其功耗也在不断增加，为了稳定存储器的整体性能，采取了降低核心电压来降低功耗。当核心频率达到上限时，存储器的速度要想突破就需要更高层次的技术，从而DDR3 SDRAM诞生了。
1.3主要研究内容
本课题主要研究的内容是基于FPGA平台设计一个用于DDR3读写操作的控制器，主要通过对DDR3芯片功能模块、工作状态流程以及控制命令的具体研究与分析，选用自上而下的设计流程，使用硬件描述语言完成对DDR3控制器的整个设计，并且使用Modelsim仿真工具对DDR3的功能进行仿真验证。主要研究内容如下：
目 录
第一章 绪论 1
1.1课题背景及其意义 1
1.2国内外发展现状 1
1.3主要研究内容 2
第二章 DDR3 SDRAM内存的简介 3
2.1DDR3 SDRAM技术特征 3
2.2DDR3 SDRAM的结构原理 4
2.3DDR3 SDRAM工作步骤 4
第三章 DDR3控制器整体设计 6
3.1DDR3芯片的选择 6
3.2硬件的介绍 6
3.3MCB IP控制器 6
3.3.1MCB IP的使用 7
3.3.2MCB用户接口信号 8
3.3.3MCB时钟介绍 9
3.4DDR3控制器的整体架构 10
第四章 DDR3控制器仿真及功能验证 12
4.1Modelsim仿真软件的介绍 12
4.2功能验证及仿真波形分析 12
4.3仿真中遇到的问题和解决方案 15
结束语 17
致 谢 18
参考文献 19
附录A 20
附录B 21
附录C 23
第一章 绪论
1.1课题背景及其意义
当前晶体管作为集成电路的基本单元，它已成为实现现代计算机技术的核心器件。伴随着微电子技术的不断发展，微处理器既提升了性能，其结构体系也发生了极大地变化。即使CPU的运算能力特别强，但是如果没有高速存储器配合，也不能够准时的从存储器中获取数据，CPU将一直处在等候的状况之中，直到有数据到存储器中。因此需要更高的存储器性能。
*好棒文|www.hbsrm.com +Q: *351916072*
当今社会，在电子产品中普遍使用存储器，它与当代数字化系统紧密联系，它对系统的性能改善起着十分重要的作用。内存不仅是计算机系统中必须有的组成部分，而且决定着计算机系统性能的优劣。之所以致使“存储墙”问题日渐严重的原因是半导体技术和集成电路中制造工艺的成熟与发展。处理器对数据访问和存储的高宽带、高速度、大容量的要求存储器已经不能够满足，限制了计算机系统的性能。DDR3 SDRAM作为新的DDR存储，就其大的容量、高的速率和良好的兼容性在许多方面得到了普遍的使用。所以得到的结论是对DDR3控制器有着重要的理论价值及现实意义。
1.2国内外发展现状
FPGA不但具有灵便的系统结构和逻辑单元，而且拥有高集成度以及普遍的使用领域。在2007年之后FPGA的性价比发生了变化。随着时代的进步FPGA也在不断地发展壮大，其具有成本低、性能高、可编程的优点。之所以系统级别的芯片设计越来越多样化是因为系统设备功能有更多的条件，由于FPGA有着接口、控制、内嵌CPU等资源上的优势，在不久的将来，基于FPGA的设计与开拓将变成热点。
存储器近年也发生了很大的变化。随着DDR3内存的普遍使用，计算机领域研究如何把高性能的内存控制器设计出来以使用DDR3内存的高速率、高带宽和高的数据吞叶率。目前DDR3内存已经在我们的生活中得到了广泛的使用，可分为CPU外部的集成以及片内的集成。
初期北桥芯片集成在计算机主板上，它内部的MCH存储器控制中心的内存控制器，如图11所示。处理器用北桥芯片和前端总线来对物理存储器中的数据进行读跟写。例如Intel845PE芯片组的82845PEG?MCH，它的存储控制器符合DDR3的存储器规范，2.7GB/s是存储器与MCH之间的带宽最大值。DDR400MCH不仅能够接受更高的数据率，而且可以提升数据的传输带宽至3.2GB/s。如果CPU要和内存进行数据的交换，就要经过“CPU一北桥一内存一北桥CPU”，在这个形式下，经由多级的数据传输，延迟会变大，影响整个计算机的系统性能。
图11 北桥芯片集成内存控制器
ROM和RAM统称为存储器。DRAM是随机存储器，它只能够保存比较短暂时间里的数据，需要定期对其进行充电防止数据被丢失，同时还需要不停地进行刷新。SDRAM具有如下特点：高速率、短暂的保存时间、支持高速总线时钟频率等，能够在大的容量数据的存储系统中普遍使用。存储器技术的发展经历了三代，第一代是DDR SDRAM，当时钟频率不变时，对比SDRAM数据传输速率，DDR SDRAM的数据传输速率翻了2倍。第二代是DDR2 SDRAM，与DDR SDRAM作对比，降低了功耗，工作电压是1.8V，降低了0.7V。同时，DDR2 SDRAM在设计结构和思路上做了改进使数据读取的延迟时间下降，总体性能得到了很大改善。由于核心频率的不断增加，其功耗也在不断增加，为了稳定存储器的整体性能，采取了降低核心电压来降低功耗。当核心频率达到上限时，存储器的速度要想突破就需要更高层次的技术，从而DDR3 SDRAM诞生了。
1.3主要研究内容
本课题主要研究的内容是基于FPGA平台设计一个用于DDR3读写操作的控制器，主要通过对DDR3芯片功能模块、工作状态流程以及控制命令的具体研究与分析，选用自上而下的设计流程，使用硬件描述语言完成对DDR3控制器的整个设计，并且使用Modelsim仿真工具对DDR3的功能进行仿真验证。主要研究内容如下：
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/76.html
