fpga的数字频率计设计与仿真
摘 要当今的电子电路设计已经由传统的方式逐渐转变EDA的高速模式，与传统设计方法相比，无论是在设计方法还是在设计工具的选择都取得了极大的进步。可编程逻辑器件（CPLD/ FPGA)通过由软件的编程综合来改变自身的硬件结构，重构工作方式，为当代电子设计提供了极大的方便，为数字系统的设计带来了极大的灵活性。频率是电子技术领域的一个非常重要的基本参数，无论是在物理上还是电子设计中常常都需要进行频率的测定。本文通过Verilog HDL硬件描述语言与ISE设计软件，给出了直接测量脉冲频率的频率计，测量范围为10Hz~1MHz，实现在Xilinx Spartan 3E-250开发板上的频率测量以及动态显示。具体设计中，根据频率测量的几个功能部分，分成了基础分频，档位选择，脉冲计数，待测分频，译码显示等子模块。用Verilog HDL语言进行各个模块的代码编写，并使用EDA软件进行功能仿真，通过顶层文件对各子程序模块的调用实现整个功能设计。ISE通过综合调试后，逻辑电路进行优化改进，最终适配形成硬件配置文件，文件下载到开发板对FPGA进行配置，使开发板成为实用数字频率计。测量结果用四位七段数码管与由4个LED显示灯组成的8421BCD码显示，其中8421BCD码为最高位，并有档位选择与档位计数溢出指示。所设计程序满足设计要求，实现了要求频段的频率测量与显示。本课题设计的数字频率计可满足一般要求的频率测量。
目录
摘 要 I
ABSTRACT II
目录 III
第1章 绪论 1
1.1 课题研究背景 1
1.2 频率计发展现状 2
1.3 课题研究内容 3
1.4 论文组织结构 3
第2章 开发工具介绍 4
2.1 Verilog HDL语言 4
2.1.1 硬件描述语言简介 4
2.1.2 Verilog HDL的主要功能 4
2.1.3 Verilog HDL和VHDL的区别 5
2.1.4 Verilog HDL设计方法 6
2.2 ISE硬件设计工具 6
2.2.1 ISE工程设计流程 7
2.3 Basys2 FPGA开
*好棒文|www.hbsrm.com +Q: 3_5_1_9_1_6_0_7_2
发板 10
第3章 数字频率计设计 11
3.1 频率计设计原理及系统框图 11
3.2 各模块设计与功能实现 12
3.2.1 基准频率信号模块 12
3.2.2 闸门控制模块 14
3.2.3 计数模块 16
3.2.4 数据锁存与译码显示模块 19
3.2.5 待测频率模块 22
3.2.6 顶层文件综合实现 22
第4章 硬件实现与误差分析 23
4.1 硬件功能的实现 23
4.2 误差分析 23
第5章 总结展望 25
5.1 总结 25
5.2 展望 25
致 谢 26
参考文献 27
附录 29
1 主要程序代码 29
2 实物照片 36
3 科技文献翻译 39
绪论
频率是物理中常用的参量，在现实生活得测量中，常常把其他的被测参量转变为频率参量的测量。要定量的分析物理上学的频率，就一定会涉及到频率的测量。频率的测量一般是通过相对应的传感器，将频率的周期性变化特性转变为可测的电信号，通过电子频率计进行计数显示，如正弦交流电频率，声音频率，物体振动频率等。频率测量的一个应用是著名的多普勒效应对声频的测量。
课题研究背景
如今电子电路技术在不断地突飞猛进，频率计的设计技术也随之在不断地高速发展。早期的频率计设计采用了分立元件设计，这种设计方法设计周期长，成本高，消耗大，稳定性差。集成电路的发展使得频率计可以以单元电路或单片机进行设计实现。对比于分立式频率计来说，数字频率计在成品体积，功能稳定性，成本能耗等方面都有了显著提高。然而仍然存在着设计周期长，电路复杂等缺点，由于测量量程的限制，常常需要设计专门的电路来应对不同频率的被测信号，灵活性较差。
近年来，随着微电子技术的不断进步和计算机技术的高速发展，电子电路的设计方法也取得巨大进步。EDA技术即以计算机为工作平台，应用计算机技术、新生电子技术，软件信息处理及智能化技术的电子自动设计。设计者使用EDA软件平台，用硬件描述语言进行设计逻辑电路设计，由电脑辅助完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，实现对目标芯片的适配编译、逻辑映射和编程下载等工作。
当前的电子设计领域，传统的由门级电路到模块再到整个系统的设计方法已经因可编程逻辑器件出现而改变，实现了从顶层到底层的设计，为电子电路的设计带来极大的方便。FPGA（现场可编程门阵列）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）、CPLD（复杂可编程逻辑器件）等可编程器件的基础上进一步发展的产物。它以半定制电路的方式解决了专用集成电路里的走线，干扰等问题，提高了整体系统的稳定性和可靠性。通过硬件描述语言编写完成的电子电路设计，可以通过EDA软件的综合仿真与布局，快速烧写至FPGA开发板上进行硬件测试。设计者根据自己的设计任务需求，通过硬件描述把FPGA内部的单元逻辑块相连接，即实现在芯片内部的电路连线布局，出厂后的成品逻辑块和内部连接也可以根据使用者需求重新选择连接使用。因而FPGA拥有诸如成品快速，可修改逻辑电路，以及更加廉价等优点。
频率计发展现状
频率计即是频率的计数器，是一种对待测信号频率进行计数测量的电子测量仪器。频率计通常由四个子电路模块构成：时基电路、门控电路、计数电路以及显示电路。常用的测量方法很多， 按照其工作原理可分为无源测量法、比较测量法和计数法等。
无源测频法主要有电桥法、谐振法和频率电压变换法。这类测频法精度不高，通常在约为1%，一般用于频率的粗测。
比较测量法分为拍频法测频和差频法测频：拍频法是利用信号的叠加原理以产生拍频现象，如将被测信号与标准信号元件（电压表等）进行叠加，通过检测叠加后的信号零拍现象测频，拍频法通常只用于音频等低频的测量，误差不超过1hz，不适用与高频测量；与之相对的是差频法，若两个信号为非线性信号，则可通过叠加产生差频现象，如非线性器件和标准信号进行差频，再通过检测叠加后信号的零差现象进行测频，该种方法适用对高频的测量，误差约在±20 Hz。
电子计数法分为直接测频法、间接测频法和等精度测量法。直接测频法，即直接测量被测频率的脉冲数，方法是设置一定的计数时间，在此计数时间段内对被测信号进行频率计数，时间段截止时停止计数，由当前时间内的脉冲计数计算得出待测频率。间接测频法，相对于直接测频法，固定被测频率一定的周期，计数在此时间段内的时基信号信号脉冲，对比计算出待测频率信号。等精度测量法则是融合了直接法和间接法的优点，同时避免了各自的缺点，具体方法是：采用标准时基频率信号作为标准频率信号，闸门开启时并不对时基信号和被测信号进行计数，当两种信号在时间轴上重叠，即同时出现上升沿时开始计数，闸门关闭时并不停止计数，而是在两种信号下降沿重叠时停止计数，也就是说保证了真实闸门时间是待测频率周期的整数倍。相对于其他方法来说，电子计数法有着测量精度高，测量频带宽，反应灵敏，显示直观等便于测量自动化的优点。
课题研究内容
目录
摘 要 I
ABSTRACT II
目录 III
第1章 绪论 1
1.1 课题研究背景 1
1.2 频率计发展现状 2
1.3 课题研究内容 3
1.4 论文组织结构 3
第2章 开发工具介绍 4
2.1 Verilog HDL语言 4
2.1.1 硬件描述语言简介 4
2.1.2 Verilog HDL的主要功能 4
2.1.3 Verilog HDL和VHDL的区别 5
2.1.4 Verilog HDL设计方法 6
2.2 ISE硬件设计工具 6
2.2.1 ISE工程设计流程 7
2.3 Basys2 FPGA开
*好棒文|www.hbsrm.com +Q: 3_5_1_9_1_6_0_7_2
发板 10
第3章 数字频率计设计 11
3.1 频率计设计原理及系统框图 11
3.2 各模块设计与功能实现 12
3.2.1 基准频率信号模块 12
3.2.2 闸门控制模块 14
3.2.3 计数模块 16
3.2.4 数据锁存与译码显示模块 19
3.2.5 待测频率模块 22
3.2.6 顶层文件综合实现 22
第4章 硬件实现与误差分析 23
4.1 硬件功能的实现 23
4.2 误差分析 23
第5章 总结展望 25
5.1 总结 25
5.2 展望 25
致 谢 26
参考文献 27
附录 29
1 主要程序代码 29
2 实物照片 36
3 科技文献翻译 39
绪论
频率是物理中常用的参量，在现实生活得测量中，常常把其他的被测参量转变为频率参量的测量。要定量的分析物理上学的频率，就一定会涉及到频率的测量。频率的测量一般是通过相对应的传感器，将频率的周期性变化特性转变为可测的电信号，通过电子频率计进行计数显示，如正弦交流电频率，声音频率，物体振动频率等。频率测量的一个应用是著名的多普勒效应对声频的测量。
课题研究背景
如今电子电路技术在不断地突飞猛进，频率计的设计技术也随之在不断地高速发展。早期的频率计设计采用了分立元件设计，这种设计方法设计周期长，成本高，消耗大，稳定性差。集成电路的发展使得频率计可以以单元电路或单片机进行设计实现。对比于分立式频率计来说，数字频率计在成品体积，功能稳定性，成本能耗等方面都有了显著提高。然而仍然存在着设计周期长，电路复杂等缺点，由于测量量程的限制，常常需要设计专门的电路来应对不同频率的被测信号，灵活性较差。
近年来，随着微电子技术的不断进步和计算机技术的高速发展，电子电路的设计方法也取得巨大进步。EDA技术即以计算机为工作平台，应用计算机技术、新生电子技术，软件信息处理及智能化技术的电子自动设计。设计者使用EDA软件平台，用硬件描述语言进行设计逻辑电路设计，由电脑辅助完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，实现对目标芯片的适配编译、逻辑映射和编程下载等工作。
当前的电子设计领域，传统的由门级电路到模块再到整个系统的设计方法已经因可编程逻辑器件出现而改变，实现了从顶层到底层的设计，为电子电路的设计带来极大的方便。FPGA（现场可编程门阵列）是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）、CPLD（复杂可编程逻辑器件）等可编程器件的基础上进一步发展的产物。它以半定制电路的方式解决了专用集成电路里的走线，干扰等问题，提高了整体系统的稳定性和可靠性。通过硬件描述语言编写完成的电子电路设计，可以通过EDA软件的综合仿真与布局，快速烧写至FPGA开发板上进行硬件测试。设计者根据自己的设计任务需求，通过硬件描述把FPGA内部的单元逻辑块相连接，即实现在芯片内部的电路连线布局，出厂后的成品逻辑块和内部连接也可以根据使用者需求重新选择连接使用。因而FPGA拥有诸如成品快速，可修改逻辑电路，以及更加廉价等优点。
频率计发展现状
频率计即是频率的计数器，是一种对待测信号频率进行计数测量的电子测量仪器。频率计通常由四个子电路模块构成：时基电路、门控电路、计数电路以及显示电路。常用的测量方法很多， 按照其工作原理可分为无源测量法、比较测量法和计数法等。
无源测频法主要有电桥法、谐振法和频率电压变换法。这类测频法精度不高，通常在约为1%，一般用于频率的粗测。
比较测量法分为拍频法测频和差频法测频：拍频法是利用信号的叠加原理以产生拍频现象，如将被测信号与标准信号元件（电压表等）进行叠加，通过检测叠加后的信号零拍现象测频，拍频法通常只用于音频等低频的测量，误差不超过1hz，不适用与高频测量；与之相对的是差频法，若两个信号为非线性信号，则可通过叠加产生差频现象，如非线性器件和标准信号进行差频，再通过检测叠加后信号的零差现象进行测频，该种方法适用对高频的测量，误差约在±20 Hz。
电子计数法分为直接测频法、间接测频法和等精度测量法。直接测频法，即直接测量被测频率的脉冲数，方法是设置一定的计数时间，在此计数时间段内对被测信号进行频率计数，时间段截止时停止计数，由当前时间内的脉冲计数计算得出待测频率。间接测频法，相对于直接测频法，固定被测频率一定的周期，计数在此时间段内的时基信号信号脉冲，对比计算出待测频率信号。等精度测量法则是融合了直接法和间接法的优点，同时避免了各自的缺点，具体方法是：采用标准时基频率信号作为标准频率信号，闸门开启时并不对时基信号和被测信号进行计数，当两种信号在时间轴上重叠，即同时出现上升沿时开始计数，闸门关闭时并不停止计数，而是在两种信号下降沿重叠时停止计数，也就是说保证了真实闸门时间是待测频率周期的整数倍。相对于其他方法来说，电子计数法有着测量精度高，测量频带宽，反应灵敏，显示直观等便于测量自动化的优点。
课题研究内容
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/1739.html
