600vvdmos器件性能研究与分析
摘 要VDMOS是微电子和电力电子技术相联系，从而产生的新一代功率半导体器件。它拥有输入阻抗高、开关速率快、频率特征好及热不变性高等优点，发展前景十分广阔。目前，国际上已实现VDMOS的规模化生产，而我国在VDMOS设计领域则处于起步阶段，基础相对薄弱。因此对VDMOS器件的研究与设计有着非常重要的现实意义。本文重点提出了600V VDMOS的理论设计方法，并借助Tsuprem4和MEDICI模拟对象对器件进行了仿真和优化。本文在器件设计时从VDMOS的主要电学参数出发，按照600V VDMOS器件的击穿电压要求，理论计算出外延层掺杂浓度和厚度；由阈值电压的要求算出栅氧厚度以及P阱掺杂浓度；为优化器件性能，研究了导通电阻和寄生电容的物理模型；为了防止终端处提前击穿，设计了场板、场限环相连系的终端结构。而且对元胞以及器件的版图进行了设计。基于理论分析结果，借助Tsuprem4和MEDIC工具对器件分别进行工艺和电学特性的模拟，根据仿真结果反复调节各参数值，最终实现各项指标要求。 将设计完成的600V VDMOS与同类型器件的解剖数据相比较，可发现各项参数基本与之相符，且各项性能指标均达到甚至超过该芯片的要求。说明本文的器件设计方法是可行的，对近似VDMOS器件的开拓和制造具有现实的参考意义和引导价值。
目 录
第一章 绪 论 1
1.1引言 1
1.2 VDMOS的器件结构及工作原理 1
1.3 本文主要内容与工作 2
第二章 600V VDMOS的设计方法 4
2.1引言 4
2.2 击穿电压 4
2.2.1 外延层掺杂浓度 4
2.2.2 外延层厚度 5
2.3 阈值电压 6
2.4 导通电阻 7
2.4.1 沟道电阻Rch 8
2.4.2 积累层电阻Ra 8
2.4.3 颈区JFET电阻Rj 9
2.4.4 外延层电阻Repi 11
2.5 终端结构设计 12
2.5.1 场限环技术 12
2.5.2 场板技术 14
2.6 本章小结 14
第三章 6
*好棒文|www.hbsrm.com +Q: &351916072&
00V VDMOS器件的模拟仿真 16
3.1 引言 16
3.2 工艺的仿真 16
3.2.1元胞仿真 16
3.2.2 终端仿真 18
3.2.3 工艺仿真小结 19
3.3 电学特性仿真 19
3.3.1 元胞电特性仿真 20
3.3.2 终端击穿特性仿真 20
3.3.3 电特性仿真小结 21
3.4 本章小结 21
结束语 22
致 谢 23
参考文献 24
附录A 26
第一章 绪 论
1.1引言
功率半导体器件的创造有力地推动了电子产物的成长。功率MOSFET作为新一代电力电子开关器件，是在MOS集成电路工艺的根本上成长起来的，它的主要作用是在微电子工艺的基础上实现电力设备功率高、电流大的要求。而功率VDMOS(Vertical Double diffused Metal Oxide Semiconductor) 即垂直导电双扩散型MOS作为功率MOSFET器件中十分重要的一种，与双极型器件不同，采用了电压控制方式，具有很大的输入阻抗、极高的开关速度、良好的热稳定性等一系列优点。目前VDMOS已在开关电源、高频加热、计算机接口电路和功率放大器，LED照明等领域获得了广泛应用。
1.2 VDMOS的器件结构及工作原理
VDMOS器件的基本结构如下图11所示：
图11VDMOS元胞截面结构图
该图为VDMOS单个元胞的结构示意图，我们可以只看虚线方框内的部分(即半
个元胞)来分析其工作机理。可以看出VDMOS结构和普通的MOSFET相比有很多共同之处，从图中可清楚看到三个端子:漏极Drain,源极Source,栅极Gate。VDMOS最主要的特点在于其漏极没有做在结构表面，而是位于和源相对的另一面，器件导通时源漏间将形成垂直的导电通道。P阱区和N+源极之间可形成导电沟道(如椭圆虚线框所示)，在相邻沟道之间的衬底上生长氧化层并淀积多晶硅形成栅极。源极金属笼盖在整个芯片的外面，有利于改善器件的散热能力，减小源极串联电阻。最后的VDMOS器件是由多个如许相同的元胞并联形成，用硅栅网格来将各单胞的栅极进行连接，在器件底部为全部元胞公用的漏极。是以器件的导通电阻应为单个元胞电阻/元胞数，漏源电流为单个元胞漏电流元胞数。它的制造工作是先在N+衬底< 100 >晶向上成长N高阻外延层,再在外延层上使用平面自对准双扩散工艺，用硼和磷两次扩散的结深差，在地平线方向形成多子导电沟道(一般是1~2um的短沟道)。P阱与外延层组成一个反并联的体二极管，源区、阱区和外延层组成了一个寄生NPN管。体二极管表明了VDMOS器件的耐压性能，因为它的雪崩击穿代表着器件的击穿。而寄生三极管一旦触发，器件将会没用。所以P阱与源极短接，并在短接处进行P+离子调整注入，以削弱体区电阻并减弱寄生三极管触发能力。
VDMOS器件的工作道理和一般的MOS管相同，理论上其IV特性曲线如图12所示：
图12 VDMOS输出特性曲线
工作时应该在栅极加上电压，当栅源电压VG低于开启电压Vth时，失去导电沟道，器件断开连接，即位于图12的(1)截止区。当VG到达或超过阈值电压Vth时，栅下的P阱区水平沟道外表形成强反型层，器件导通,电流从源区经沟道流到外延层。在外延层中，流经栅下的外延层表面，到达P阱之间的区域(因为这个区域的结构类似于JFET，所以也称JFET区)。流出JFET区后到达外延层的主要部分，再流经高掺杂的N型衬底最终到漏极。从输出特性曲线上我们可以得出结论：和普通的MOSFET器件相同，器件开启后跟着漏源所加电压VD的增大，IV曲线将依次经过(2)欧姆区(3)饱和区和(4)击穿区，且相同VD下，栅源电压VG越大，电流ID就越大。这些和普通MOSFET是相似的。但需要注意的是，随着栅源电压VG的增大，在VDMOS器件中会出现准饱和效应，因此曲线上表现出了(5)准饱和区。在该区域内VDMOS管的工作电流随栅压的增加并无明显增加，出现一个饱和值。
1.3 本文主要内容与工作
本文主要使用了Tsuprem4和MEDICI模拟软件对600V VDMOS器件进行仿真测量。具体内容安排如下：
第一章是绪论。阐述了本文研究的背景、目的以及意义，解释VDMOS器件的工作原理，叙述本文的主要工作。
第二章 按照600V VDMOS击穿电压的要求，在理论上制作出外延层掺杂浓度和厚度；按照阈值电压要求经分析给出栅氧厚度和P阱区掺杂浓度；为了预防终端处提前击穿，终端结构使用场限环与场板相连系的技术，合理地设计了场限环的环间距长短以及场板长度大小；研究了不同元胞形状和尺寸对器件性能的影响，并给出了元胞的详细设计。
第三章用Tsuprem4和MEDICI相结合仿真对第二章的600V VDMOS设计理论进行了实际操作。通过不断的仿真以及对各参数的来回调整，使模拟制造的VDMOS在各项电特性上均能满足设计指标。将最终得到的器件各项结构参数与已有芯片的解剖数据相比较，发现数值基本相近。
是对600V VDMOS器件特征研究这一全过程的总结与瞻望。
第二章 600V VDMOS的设计方法
2.1引言
VDMOS器件的主要电学参量有漏源击穿电压、导通电阻、阈值电压等，这些参量是VDMOS器件设计的根本。因此制作VDMOS器件的精准模型，确定VDMOS器件电学参数与器件结构参数两者的联系，成为VDMOS器件设计的条件。
目 录
第一章 绪 论 1
1.1引言 1
1.2 VDMOS的器件结构及工作原理 1
1.3 本文主要内容与工作 2
第二章 600V VDMOS的设计方法 4
2.1引言 4
2.2 击穿电压 4
2.2.1 外延层掺杂浓度 4
2.2.2 外延层厚度 5
2.3 阈值电压 6
2.4 导通电阻 7
2.4.1 沟道电阻Rch 8
2.4.2 积累层电阻Ra 8
2.4.3 颈区JFET电阻Rj 9
2.4.4 外延层电阻Repi 11
2.5 终端结构设计 12
2.5.1 场限环技术 12
2.5.2 场板技术 14
2.6 本章小结 14
第三章 6
*好棒文|www.hbsrm.com +Q: &351916072&
00V VDMOS器件的模拟仿真 16
3.1 引言 16
3.2 工艺的仿真 16
3.2.1元胞仿真 16
3.2.2 终端仿真 18
3.2.3 工艺仿真小结 19
3.3 电学特性仿真 19
3.3.1 元胞电特性仿真 20
3.3.2 终端击穿特性仿真 20
3.3.3 电特性仿真小结 21
3.4 本章小结 21
结束语 22
致 谢 23
参考文献 24
附录A 26
第一章 绪 论
1.1引言
功率半导体器件的创造有力地推动了电子产物的成长。功率MOSFET作为新一代电力电子开关器件，是在MOS集成电路工艺的根本上成长起来的，它的主要作用是在微电子工艺的基础上实现电力设备功率高、电流大的要求。而功率VDMOS(Vertical Double diffused Metal Oxide Semiconductor) 即垂直导电双扩散型MOS作为功率MOSFET器件中十分重要的一种，与双极型器件不同，采用了电压控制方式，具有很大的输入阻抗、极高的开关速度、良好的热稳定性等一系列优点。目前VDMOS已在开关电源、高频加热、计算机接口电路和功率放大器，LED照明等领域获得了广泛应用。
1.2 VDMOS的器件结构及工作原理
VDMOS器件的基本结构如下图11所示：
图11VDMOS元胞截面结构图
该图为VDMOS单个元胞的结构示意图，我们可以只看虚线方框内的部分(即半
个元胞)来分析其工作机理。可以看出VDMOS结构和普通的MOSFET相比有很多共同之处，从图中可清楚看到三个端子:漏极Drain,源极Source,栅极Gate。VDMOS最主要的特点在于其漏极没有做在结构表面，而是位于和源相对的另一面，器件导通时源漏间将形成垂直的导电通道。P阱区和N+源极之间可形成导电沟道(如椭圆虚线框所示)，在相邻沟道之间的衬底上生长氧化层并淀积多晶硅形成栅极。源极金属笼盖在整个芯片的外面，有利于改善器件的散热能力，减小源极串联电阻。最后的VDMOS器件是由多个如许相同的元胞并联形成，用硅栅网格来将各单胞的栅极进行连接，在器件底部为全部元胞公用的漏极。是以器件的导通电阻应为单个元胞电阻/元胞数，漏源电流为单个元胞漏电流元胞数。它的制造工作是先在N+衬底< 100 >晶向上成长N高阻外延层,再在外延层上使用平面自对准双扩散工艺，用硼和磷两次扩散的结深差，在地平线方向形成多子导电沟道(一般是1~2um的短沟道)。P阱与外延层组成一个反并联的体二极管，源区、阱区和外延层组成了一个寄生NPN管。体二极管表明了VDMOS器件的耐压性能，因为它的雪崩击穿代表着器件的击穿。而寄生三极管一旦触发，器件将会没用。所以P阱与源极短接，并在短接处进行P+离子调整注入，以削弱体区电阻并减弱寄生三极管触发能力。
VDMOS器件的工作道理和一般的MOS管相同，理论上其IV特性曲线如图12所示：
图12 VDMOS输出特性曲线
工作时应该在栅极加上电压，当栅源电压VG低于开启电压Vth时，失去导电沟道，器件断开连接，即位于图12的(1)截止区。当VG到达或超过阈值电压Vth时，栅下的P阱区水平沟道外表形成强反型层，器件导通,电流从源区经沟道流到外延层。在外延层中，流经栅下的外延层表面，到达P阱之间的区域(因为这个区域的结构类似于JFET，所以也称JFET区)。流出JFET区后到达外延层的主要部分，再流经高掺杂的N型衬底最终到漏极。从输出特性曲线上我们可以得出结论：和普通的MOSFET器件相同，器件开启后跟着漏源所加电压VD的增大，IV曲线将依次经过(2)欧姆区(3)饱和区和(4)击穿区，且相同VD下，栅源电压VG越大，电流ID就越大。这些和普通MOSFET是相似的。但需要注意的是，随着栅源电压VG的增大，在VDMOS器件中会出现准饱和效应，因此曲线上表现出了(5)准饱和区。在该区域内VDMOS管的工作电流随栅压的增加并无明显增加，出现一个饱和值。
1.3 本文主要内容与工作
本文主要使用了Tsuprem4和MEDICI模拟软件对600V VDMOS器件进行仿真测量。具体内容安排如下：
第一章是绪论。阐述了本文研究的背景、目的以及意义，解释VDMOS器件的工作原理，叙述本文的主要工作。
第二章 按照600V VDMOS击穿电压的要求，在理论上制作出外延层掺杂浓度和厚度；按照阈值电压要求经分析给出栅氧厚度和P阱区掺杂浓度；为了预防终端处提前击穿，终端结构使用场限环与场板相连系的技术，合理地设计了场限环的环间距长短以及场板长度大小；研究了不同元胞形状和尺寸对器件性能的影响，并给出了元胞的详细设计。
第三章用Tsuprem4和MEDICI相结合仿真对第二章的600V VDMOS设计理论进行了实际操作。通过不断的仿真以及对各参数的来回调整，使模拟制造的VDMOS在各项电特性上均能满足设计指标。将最终得到的器件各项结构参数与已有芯片的解剖数据相比较，发现数值基本相近。
是对600V VDMOS器件特征研究这一全过程的总结与瞻望。
第二章 600V VDMOS的设计方法
2.1引言
VDMOS器件的主要电学参量有漏源击穿电压、导通电阻、阈值电压等，这些参量是VDMOS器件设计的根本。因此制作VDMOS器件的精准模型，确定VDMOS器件电学参数与器件结构参数两者的联系，成为VDMOS器件设计的条件。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/1602.html
