基于7nm工艺的高速显卡模块的后端物理实现(附件)【字数：10058】
摘 要随着特征尺寸的不断减小，进入纳米时代，集成电路的规模越大，数字集成电路的速度越来越快，后端物理实现包括数据导入，布局规划，标准单元格的摆放，时钟树综合，布线以及静态时序分析。本课题基于TSMC 7nm的工艺设计高速显卡模块，按工艺要求宏单元中间要留1个cpp的距离，如果两个宏单元加起来>60um就需要增加一个channel，channel中最少留2根Vdd，1根Vss。高速显卡模块是由gc_db_t、gc_vml2_t、gc_vml2_walker_t等416个模块构成Microsoft公司的GPU芯片中显示部分，项目模块是其中主要的gc_vml2_walker_t模块，其功能是实现GPU优化布线，它含有52个macros，约有120万的门，工作频率是2.35G，面积308112um2。
目 录
第一章 绪论 1
1.1数字集成电路后端设计 1
1.2课题国内外动态及研究意义 1
1.3论文结构简介 2
第二章 数字后端设计 3
2.1数字后端流程 3
2.2数字后端设计平台 4
2.3 数字后端设计软件 6
2.4 TSMC的7nm工艺 8
第 三 章 高速显卡模块的后端物理实现 9
3.1 高速显卡模块 9
3.2 高速显卡模块设计中的输入文件 10
3.2.1 逻辑库类型 10
3.2.2 物理库类型 10
3.3高速显卡模块设计中的布局规划 11
3.4高速显卡模块设计中时钟树综合 12
3.5高速显卡模块设计中的绕线 14
3.6高速显卡模块设计中违例的情况 15
3.6.1建立时间违例的解决方法 15
3.6.2保持时间违例的解决方法 16
第四章 高速显卡模块的问题及解决方法 17
4.1高速显卡模块的布局规划问题 17
4.2高速显卡模块设计中Place阶段 19
4.3高速显卡模块设计中的时序问题 19
4.4高速显卡模块设计的绕线问题 21
结束语 23
*好棒文|www.hbsrm.com +Q: @351916072@
/> 致谢 24
参考文献 25
附 录 26
附录A 抓取Timing Path 的TCL脚本 26
附录B 抓取Timing Path 的结果 33
第一章 绪论
1.1数字集成电路后端设计
数字集成电路后端设计，就是将前端所编写的代码转换成相应的电路图的过程，通过数字集成电路后端物理设计来实现。电路图具有与逻辑相同的功能。其中最先进行的就是HDL代码转换成门级网表的过程[1]。这些电路图就是门级网表，门级是后端设计中最小的度量单位。这些转换过来的门级网表在通常情况下只含有一些逻辑，并不包含物理信息以及时序约束，所以这样的到的网表对于面积，功耗，时序并没有太多的参考价值[2]。
数字后端设计中有三个方面比较重要，那就是面积、时序以及功耗[3]。面积是影响芯片设计的最重要的因素，面积越小，说明在一块流片上生产出来的芯片数量就越多。功耗是决定了芯片能否正常生产出来的因素，高功耗也就代表使用了高的阈值电压，从而可能会使得芯片报废。高频率也会给芯片提供更加良好的性能，但是高频率也会出现更加多的耦合现象，从而使逻辑功能失效[4]。在芯片设计的过程中，这三个方面都是需要保证合格的，缺一不可。最后，在物理实现的过程中，要保证设计规则，时序收敛符合规则[5]。
1.2课题国内外动态及研究意义
就目前的集成电路行业而言，美国很早之前就在这方面投入了大量的资金，所以美国在这方面始终处在世界的前沿[6]。欧洲的国家技术虽然没有美国那么的先进，但是也领先中国。日本引进美国等国家的技术并加以创新，技术也有一定的保障。中国因为起步较晚，所以先进技术仍然需要引进美国等国家的先进技术，但是近年来国家大力发展集成电路行业，大大减小了对国外的依赖，但是仍然有很长的一段路要走[7]。
EDA工具是集成电路设计的基础，没有EDA工具，集成电路将寸步难行。以前，EDA工具的发展也很慢，设计师门也只能进行一些简单的设计，随着科技的发展，EDA工具也得到了长足的进步，设计师们也可以进行一些复杂的设计，从而生产出更加先进的电子产品。随着社会的发展，我们会发现我们的日常生活已经离不开电子设备了，但是从摩尔定律中我们可以知道，随着集成的功能模块不断增多，工艺尺寸将不断减小，面临的挑战也将更为艰巨[8]。
电子产品从原来的体积大，操作繁琐向轻、薄发展。设计也在从单一向复杂转变。SOC能够在单一的芯片上进行信号采集、存储、处理和输入输出功能。SOC成为主流的同时，网络级的芯片（NOC）的设计也将进入集成电路领域[9]。
在当前复杂的后端设计中，熟悉后端设计流程和对EDA工具熟练使用是远远不够的，还要深入了解深亚微米的结构同时对低功耗设计技术、信号完整性有所掌握[10]。
本文采用了7nm的工艺实现了高速显卡模块的后端物理设计，通过对物理设计整个流程中所遇到的问题进行分析和解决。讲解了后端设计过程中的对后端物理实现的过程。
1.3论文结构简介
本文主要分为四章，其中每章主要内容如下：
第一章为绪论，主要介绍了课题的研究背景以及数字后端在国内外的发展情况，还有本文的研究意义。
第二章讲述了数字后端设计的基本流程，以及在设计过程中所采用的方法，还介绍了脚本语言在设计中的作用：讲述了脚本语言在各种EDA工具中的作用。
第三章高速显卡模块的后端物理实现：讲述了项目设计过程的前期准备，根据前端给的硬件描述语言转化为数据流向，根据数据流向进行布局布线和IP的摆放，不同的摆放位置会对设计带来什么不同的影响。还介绍了脚本语言在这个阶段对设计的帮助。
第四章讲述了项目设计过程中所遇到的问题及解决方法。在place阶段之后对数据进行分析，判断是否会出现阻塞情况，阻塞会导致工具能否直接绕通。还说明了时钟树综合的方法以及绕线阶段工具的处理方式。
目 录
第一章 绪论 1
1.1数字集成电路后端设计 1
1.2课题国内外动态及研究意义 1
1.3论文结构简介 2
第二章 数字后端设计 3
2.1数字后端流程 3
2.2数字后端设计平台 4
2.3 数字后端设计软件 6
2.4 TSMC的7nm工艺 8
第 三 章 高速显卡模块的后端物理实现 9
3.1 高速显卡模块 9
3.2 高速显卡模块设计中的输入文件 10
3.2.1 逻辑库类型 10
3.2.2 物理库类型 10
3.3高速显卡模块设计中的布局规划 11
3.4高速显卡模块设计中时钟树综合 12
3.5高速显卡模块设计中的绕线 14
3.6高速显卡模块设计中违例的情况 15
3.6.1建立时间违例的解决方法 15
3.6.2保持时间违例的解决方法 16
第四章 高速显卡模块的问题及解决方法 17
4.1高速显卡模块的布局规划问题 17
4.2高速显卡模块设计中Place阶段 19
4.3高速显卡模块设计中的时序问题 19
4.4高速显卡模块设计的绕线问题 21
结束语 23
*好棒文|www.hbsrm.com +Q: @351916072@
/> 致谢 24
参考文献 25
附 录 26
附录A 抓取Timing Path 的TCL脚本 26
附录B 抓取Timing Path 的结果 33
第一章 绪论
1.1数字集成电路后端设计
数字集成电路后端设计，就是将前端所编写的代码转换成相应的电路图的过程，通过数字集成电路后端物理设计来实现。电路图具有与逻辑相同的功能。其中最先进行的就是HDL代码转换成门级网表的过程[1]。这些电路图就是门级网表，门级是后端设计中最小的度量单位。这些转换过来的门级网表在通常情况下只含有一些逻辑，并不包含物理信息以及时序约束，所以这样的到的网表对于面积，功耗，时序并没有太多的参考价值[2]。
数字后端设计中有三个方面比较重要，那就是面积、时序以及功耗[3]。面积是影响芯片设计的最重要的因素，面积越小，说明在一块流片上生产出来的芯片数量就越多。功耗是决定了芯片能否正常生产出来的因素，高功耗也就代表使用了高的阈值电压，从而可能会使得芯片报废。高频率也会给芯片提供更加良好的性能，但是高频率也会出现更加多的耦合现象，从而使逻辑功能失效[4]。在芯片设计的过程中，这三个方面都是需要保证合格的，缺一不可。最后，在物理实现的过程中，要保证设计规则，时序收敛符合规则[5]。
1.2课题国内外动态及研究意义
就目前的集成电路行业而言，美国很早之前就在这方面投入了大量的资金，所以美国在这方面始终处在世界的前沿[6]。欧洲的国家技术虽然没有美国那么的先进，但是也领先中国。日本引进美国等国家的技术并加以创新，技术也有一定的保障。中国因为起步较晚，所以先进技术仍然需要引进美国等国家的先进技术，但是近年来国家大力发展集成电路行业，大大减小了对国外的依赖，但是仍然有很长的一段路要走[7]。
EDA工具是集成电路设计的基础，没有EDA工具，集成电路将寸步难行。以前，EDA工具的发展也很慢，设计师门也只能进行一些简单的设计，随着科技的发展，EDA工具也得到了长足的进步，设计师们也可以进行一些复杂的设计，从而生产出更加先进的电子产品。随着社会的发展，我们会发现我们的日常生活已经离不开电子设备了，但是从摩尔定律中我们可以知道，随着集成的功能模块不断增多，工艺尺寸将不断减小，面临的挑战也将更为艰巨[8]。
电子产品从原来的体积大，操作繁琐向轻、薄发展。设计也在从单一向复杂转变。SOC能够在单一的芯片上进行信号采集、存储、处理和输入输出功能。SOC成为主流的同时，网络级的芯片（NOC）的设计也将进入集成电路领域[9]。
在当前复杂的后端设计中，熟悉后端设计流程和对EDA工具熟练使用是远远不够的，还要深入了解深亚微米的结构同时对低功耗设计技术、信号完整性有所掌握[10]。
本文采用了7nm的工艺实现了高速显卡模块的后端物理设计，通过对物理设计整个流程中所遇到的问题进行分析和解决。讲解了后端设计过程中的对后端物理实现的过程。
1.3论文结构简介
本文主要分为四章，其中每章主要内容如下：
第一章为绪论，主要介绍了课题的研究背景以及数字后端在国内外的发展情况，还有本文的研究意义。
第二章讲述了数字后端设计的基本流程，以及在设计过程中所采用的方法，还介绍了脚本语言在设计中的作用：讲述了脚本语言在各种EDA工具中的作用。
第三章高速显卡模块的后端物理实现：讲述了项目设计过程的前期准备，根据前端给的硬件描述语言转化为数据流向，根据数据流向进行布局布线和IP的摆放，不同的摆放位置会对设计带来什么不同的影响。还介绍了脚本语言在这个阶段对设计的帮助。
第四章讲述了项目设计过程中所遇到的问题及解决方法。在place阶段之后对数据进行分析，判断是否会出现阻塞情况，阻塞会导致工具能否直接绕通。还说明了时钟树综合的方法以及绕线阶段工具的处理方式。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/94.html
