基于apb总线的usart模块的asic静态时序分析【字数：10832】
摘 要现代社会，集成电路已成为各行各业实现信息化智能化的基础，不管是在人们生活中还是国防军事领域，他已经起着不可替代的作用。对此，集成电路的设计就提出了更高的要求，难度大大增加。方便快捷的静态时序分析成为集成电路设计中至关重要的一点。本文使用ARM公司提出的APB总线结构对USART模块进行ASIC静态时序分析，该设计基于SMIC 90nm工艺库，使用TCL脚本进行编程命令并实现静态时序分析流程。生成时序报告后对时序上的违例进行解决，得到最终结果。
目 录
第一章 绪论 1
1.1集成电路的发展以及趋势 1
1.2静态时序分析的重要性 2
1.3本文的主要内容 2
第二章 设计环境 3
2.1数字集成电路设计流程 3
2.2Linux系统 4
2.3 TCL介绍 5
第三章 APB总线的工作原理 7
3.1 APB总线的概述 7
3.2 APB总线的架构 7
3.3 USART模块的工作 8
第四章 ASIC静态时序分析 10
4.1静态时序分析 10
4.1.1静态时序分析的主要步骤 10
4.1.2静态时序分析路径的定义 10
4.1.3静态时序分析的时序检查 11
4.2设置工作目录 13
4.3静态时序分析调用文件 14
4.4 Prime Time静态时序分析 15
4.4.1 设置环境变量 15
4.4.2设置时序约束 16
4.5时序违例检查 18
4.5.1 设置多周期路径 18
4.5.2设置虚假路径 19
4.5.3指定路径最小和最大延时、路径分析 19
4.5.4 setup time和hold time违例解决 20
4.6运行prime time 20
第五章 静态时序分析结果 23
5.1 生成report 23
5.2 report分析 24
结束语 25
*好棒文|www.hbsrm.com +Q: #351916072#
致 谢 26
参考文献 27
附录 28
附录A 静态时序分析用到的脚本 28
附录B report结果 31
第一章 绪论
1.1集成电路的发展以及趋势
集成电路在现代我们日常生活中到处都是。交通，消费，娱乐等很多方面，几乎都离不开集成电路的应用。当今世界，集成电路无处不在。世界上第一个电子管诞生在1906年。随后无线电技术的诞生了。大约几年后，半导体物质被人们发现；1932年，基于量子学说的半导体理论被出现。1950年，结型晶体管诞生。1962年，美国公司发明场效应管。1966年贝尔实验室中，大规模集成电路板研制成功。1988年集成电路发展进入超大规模阶段的更高阶段。1997年，0.25微米奔腾系列CPU芯片问世。2009年，因特尔公司推出了32纳米工艺的酷睿 i系列。之后智能手机迅猛发展，其中高通的骁龙系列芯片的工艺更是达到了n7程度。集成电路发展至今，发展速度让人叹为观止。
未来集成电路板的制作将继续发展，电路的功能将越来越强大，逐步趋向于智能化。
细细观察集成电路近代的发展，我们可以发现，集成电路早期的发展大都是基于欧美国家所研究的成果。其中德国在半导体行业中占有重要地位。而美国建立了硅谷，成为近现代世界上半导体产业最发达的国家。近些年亚洲的半导体产业发展迅速，成为世界上很重要的一员。在中国，以前半导体产业发展缓慢，最近几年来，国家有政策的扶持，集成电路发展很好，不但摆脱了国外集成电路芯片对中国的压制，而且还能设计出一些领先国际水平的产品。可这远远不够，要想赶超世界一流的半导体大国还是任重而道远。我们的半导体产业还是有很多机会，同时也是有很多挑战的。
如今，随着数字集成电路的发展，要求芯片实现的功能越来越多，越来越复杂。因此对芯片设计的要求也越来越高。集成电路产业的发展要求电路设计更方便快捷。静态时序分析作为验证手段，是验证的有效方法。
1.2静态时序分析的重要性
集成电路领域主要的验证方法就是静态时序分析。 随着集成电路的发展，其设计规模的复杂度和可靠性的快速增长，对于设计的每一个环节都提出了更高的要求。而验证手段也必须要求具有更好的性能和更快的速度，这样才能符合大时代。
静态时序分析可以按照规范的要求对设计进行检查，还能对本身做出详细的分析。它可以显示出全部路径的时序关系，因此被越来越多的集成电路设计者所认可采用。
很多人设计的电路都是用仿真的方法来判断时序和功能是否有问题，并作为电路设计的保证。这种方式对于规模较大、功能较复杂的电路设计时，显得无能为力。
门级逻辑仿真在验证电路时序的是否正确时受到测试向量是否完备性的限制。这些所说到的问题就是传统集成电路设计验证所存在的问题，在这种情况下，静态时序分析的发展至关重要。
现在最主要的时序分析工具是Pimetime，该工具集成度高，支持各种图形界面，支持Linux系统，支持TCL语言。
1.3本文的主要内容
：介绍了集成电路的发展趋势，静态时序分析的产生原因和重要性，以及论文的大体内容。
：介绍了本文设计的设计环境，包括数字集成电路设计流程，Linux系统和TCL语言。
：介绍了APB总线的工作原理。
：介绍了静态时序分析详细概念，以及详细的流程，包括设置约束，违例检查，具体的操作指令等。
：是仿真的结果，包括report，分析方法以及最终结论。
本文最后是结束语，致谢，参考文献，附录等。
第二章 设计环境
2.1数字集成电路设计流程
数字集成电路设计分为前端设计和后端设计，两者没有明确的界定，总的来说，和工艺有关的步骤都归为后端设计[810]。数字集成电路设计流程如图21所示。
图21 数字电路设计流程图
数字集成电路前端设计流程有以下步骤：功能和指标定义，架构设计，RTL编写，功能验证（前仿真），逻辑综合、优化和一致性验证。前端设计主要是将芯片的功能要以RTL的方式实现和验证，在这里不作详细说明。设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。
目 录
第一章 绪论 1
1.1集成电路的发展以及趋势 1
1.2静态时序分析的重要性 2
1.3本文的主要内容 2
第二章 设计环境 3
2.1数字集成电路设计流程 3
2.2Linux系统 4
2.3 TCL介绍 5
第三章 APB总线的工作原理 7
3.1 APB总线的概述 7
3.2 APB总线的架构 7
3.3 USART模块的工作 8
第四章 ASIC静态时序分析 10
4.1静态时序分析 10
4.1.1静态时序分析的主要步骤 10
4.1.2静态时序分析路径的定义 10
4.1.3静态时序分析的时序检查 11
4.2设置工作目录 13
4.3静态时序分析调用文件 14
4.4 Prime Time静态时序分析 15
4.4.1 设置环境变量 15
4.4.2设置时序约束 16
4.5时序违例检查 18
4.5.1 设置多周期路径 18
4.5.2设置虚假路径 19
4.5.3指定路径最小和最大延时、路径分析 19
4.5.4 setup time和hold time违例解决 20
4.6运行prime time 20
第五章 静态时序分析结果 23
5.1 生成report 23
5.2 report分析 24
结束语 25
*好棒文|www.hbsrm.com +Q: #351916072#
致 谢 26
参考文献 27
附录 28
附录A 静态时序分析用到的脚本 28
附录B report结果 31
第一章 绪论
1.1集成电路的发展以及趋势
集成电路在现代我们日常生活中到处都是。交通，消费，娱乐等很多方面，几乎都离不开集成电路的应用。当今世界，集成电路无处不在。世界上第一个电子管诞生在1906年。随后无线电技术的诞生了。大约几年后，半导体物质被人们发现；1932年，基于量子学说的半导体理论被出现。1950年，结型晶体管诞生。1962年，美国公司发明场效应管。1966年贝尔实验室中，大规模集成电路板研制成功。1988年集成电路发展进入超大规模阶段的更高阶段。1997年，0.25微米奔腾系列CPU芯片问世。2009年，因特尔公司推出了32纳米工艺的酷睿 i系列。之后智能手机迅猛发展，其中高通的骁龙系列芯片的工艺更是达到了n7程度。集成电路发展至今，发展速度让人叹为观止。
未来集成电路板的制作将继续发展，电路的功能将越来越强大，逐步趋向于智能化。
细细观察集成电路近代的发展，我们可以发现，集成电路早期的发展大都是基于欧美国家所研究的成果。其中德国在半导体行业中占有重要地位。而美国建立了硅谷，成为近现代世界上半导体产业最发达的国家。近些年亚洲的半导体产业发展迅速，成为世界上很重要的一员。在中国，以前半导体产业发展缓慢，最近几年来，国家有政策的扶持，集成电路发展很好，不但摆脱了国外集成电路芯片对中国的压制，而且还能设计出一些领先国际水平的产品。可这远远不够，要想赶超世界一流的半导体大国还是任重而道远。我们的半导体产业还是有很多机会，同时也是有很多挑战的。
如今，随着数字集成电路的发展，要求芯片实现的功能越来越多，越来越复杂。因此对芯片设计的要求也越来越高。集成电路产业的发展要求电路设计更方便快捷。静态时序分析作为验证手段，是验证的有效方法。
1.2静态时序分析的重要性
集成电路领域主要的验证方法就是静态时序分析。 随着集成电路的发展，其设计规模的复杂度和可靠性的快速增长，对于设计的每一个环节都提出了更高的要求。而验证手段也必须要求具有更好的性能和更快的速度，这样才能符合大时代。
静态时序分析可以按照规范的要求对设计进行检查，还能对本身做出详细的分析。它可以显示出全部路径的时序关系，因此被越来越多的集成电路设计者所认可采用。
很多人设计的电路都是用仿真的方法来判断时序和功能是否有问题，并作为电路设计的保证。这种方式对于规模较大、功能较复杂的电路设计时，显得无能为力。
门级逻辑仿真在验证电路时序的是否正确时受到测试向量是否完备性的限制。这些所说到的问题就是传统集成电路设计验证所存在的问题，在这种情况下，静态时序分析的发展至关重要。
现在最主要的时序分析工具是Pimetime，该工具集成度高，支持各种图形界面，支持Linux系统，支持TCL语言。
1.3本文的主要内容
：介绍了集成电路的发展趋势，静态时序分析的产生原因和重要性，以及论文的大体内容。
：介绍了本文设计的设计环境，包括数字集成电路设计流程，Linux系统和TCL语言。
：介绍了APB总线的工作原理。
：介绍了静态时序分析详细概念，以及详细的流程，包括设置约束，违例检查，具体的操作指令等。
：是仿真的结果，包括report，分析方法以及最终结论。
本文最后是结束语，致谢，参考文献，附录等。
第二章 设计环境
2.1数字集成电路设计流程
数字集成电路设计分为前端设计和后端设计，两者没有明确的界定，总的来说，和工艺有关的步骤都归为后端设计[810]。数字集成电路设计流程如图21所示。
图21 数字电路设计流程图
数字集成电路前端设计流程有以下步骤：功能和指标定义，架构设计，RTL编写，功能验证（前仿真），逻辑综合、优化和一致性验证。前端设计主要是将芯片的功能要以RTL的方式实现和验证，在这里不作详细说明。设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/835.html
