2m通道误码率测试发送电路仿真设计(附件)【字数：7207】
摘 要随着通信的发展，对误码的要求越来越高，本文设计了2M通道误码率测试发送电路的仿真设计，通过仿真验证电路功能。本课题是在Windows操作系统下通过Quartus II软件进行编译和Modelsim软件进行仿真的。依据2M通道误码测试发送电路仿真设计整体功能，本文具体分为以下几个模块，即系统时钟模块、m序列发生模块、误码插入模块，HDB3编码模块，并通过Quartus II软件进行编译、Modelsim软件进行仿真，得到各个模块的波形图。根据波形仿真图与理论的对比，从而验证了本课题实现功能的正确性。
目 录
第一章 绪论 1
1.1课题背景 1
1.2研究意义 1
1.3研究目标 1
第二章 关键技术阐述 2
2.1EDA技术简介 2
2.2开发工具 2
2.3Verilog HDL 简介 2
2.3.1Verilog 的发展历史 2
2.3.2Verilog HDL的特点 3
2.3.3Verilog 的基本结构 3
第三章 电路模块设计与实现 4
3.12M误码测试发送电路框图 4
3.2分频模块 4
3.2.1设计思路 4
3.2.2程序设计 4
3.2.3仿真结果 4
3.3m序列生成模块 5
3.3.1m序列的产生原理 5
3.3.2m序列发生器的设计 5
3.3.3原理框图 6
3.3.4程序设计 6
3.3.5仿真结果 7
3.4误码插入模块 7
3.4.1设计思路 7
3.4.2程序设计 7
3.4.3仿真结果 8
第四章 HDB3码编码的实现 9
4.1HDB3码编码工作原理 9
4.2插“V”模块的实现 9
4.2.1设计思路 9
4.2.2 程序设计 9
4.2.3仿真结果 10
4.3插“B”模块的实现 11
4.3.1设计思路 11 *好棒文|www.hbsrm.com +Q: ^351916072#
4.3.2程序设计 11
4.3.3仿真结果 12
4.4单极性变双极性的实现 13
4.4.1设计思路 13
4.4.2程序设计 13
4.4.3仿真结果 14
第五章 误码发送电路整体仿真 16
5.1设计思路 16
5.2程序设计 16
5.3仿真结果 17
结束语 18
致 谢 19
参考文献 20
附录 21
附录A 21
附录B 30
第一章 绪论
1.1课题背景
古往今来，人们为了满足生活的需要，人与人间进行思想与情感的交流，这些都离不开信息的传递[1]。现在，人们常常将信息的传递和交换，称为通信。因此，从研究消息传输的角度来说，评价一个通信系统的优劣主要看有效性和可靠性[2]，这也是通信技术研究的重点。
1.2研究意义
数字通信系统的指标主要有误码率和传输速率两种[3]。其中，误码率直接影响通信效果。在现今社会中，不论是生活，或者是通信新业务的推出，都离不开信息的交流与传递，这就不可避免的带来了误码，误码给人类社会的交流以及生产生活都带来了困扰，这就带来了对系统的传输质量进行保护与检测。
在数字通信系统中，为了检测和分析系统的性能，本文设计了2M误码测试发送电路的实现框图，并给出了实现功能的Verilog代码以及用Modelsim仿真之后的结果，并计算出误码率。
1.3研究目标
本文利用EDA设计方法和硬件描述语言，实现2M通道误码测试的功能仿真。主要如下：
（1）实现伪随机码的产生功能仿真；
（2）实现发送端误码的插入功能仿真；
（3）实现时钟信号的产生电路功能仿真；
（4）实现接口电路的功能仿真；
第二章 关键技术阐述
2.1EDA技术简介
电子设计自动化是指利用计算机完成电子系统的设计[4]，以计算机和微电子技术为先导，汇集了计算机图形学、逻辑学、微电子工艺和结构学以及计算数学等多种计算机应用学科最新成果的先进技术。简言之，EDA技术就是利用软件程序和工具来设计并实现硬件产品[5]。
2.2开发工具
本文使用Quartus II软件以及Modelsim进行编译。Quartus II软件是 Altera 的综合开发工具[6]，比早期的 MAX+PLUS II具有更强大的功能，用户可以进行可编程逻辑器件的开发综合。设计者可以使用多种方法完成逻辑电路的描述和编辑，如：原理图输入、硬件描述语言输入。
（1）逻辑综合工具的功能十分强大，同时为设计者提供了 RTL 查看器[7]。
（2）为设计者提供了完备的逻辑设计功能仿真和时序仿真的工具[8]。
Quartus II的打开页面如图21所示。
/
图21 Quartus II 的启动页面
2.3Verilog HDL 简介
2.3.1Verilog 的发展历史
Verilog 是Verilog HDL简称。Verilog 语言最初于1983年由Gateway Design Automation公司开发，于1995年被认证为IEEE标准。Verilog 语言不仅定义了语法，而且还对每个语法结构都清晰定义了仿真语义，从而便于仿真调试。Verilog 语言继承了C语言的很多操作符和语法结构，对初学者而言易学易用。另外Verilog 语言具有很强的扩展性，最初的Verilog 2001标准大大扩展了Verilog 的应用灵活性。
2.3.2Verilog HDL的特点
随着数字电路系统的不断发展，系统的逻辑复杂度逐渐增加，数字系统的设计方法也跟着不断变化，这时，一种抽象度更高、运用起来更灵活的设计方式硬件描述语言应运而生[8]。
Verilog HDL已经发展成为标准的硬件描述语言。它的优点如下：
（1）Verilog HDL是一种类C语言，由于C语言简单容易上手，因而使得Verilog HDL语言容易学习，如果具有C语言学习的基础，很快就能掌握。
目 录
第一章 绪论 1
1.1课题背景 1
1.2研究意义 1
1.3研究目标 1
第二章 关键技术阐述 2
2.1EDA技术简介 2
2.2开发工具 2
2.3Verilog HDL 简介 2
2.3.1Verilog 的发展历史 2
2.3.2Verilog HDL的特点 3
2.3.3Verilog 的基本结构 3
第三章 电路模块设计与实现 4
3.12M误码测试发送电路框图 4
3.2分频模块 4
3.2.1设计思路 4
3.2.2程序设计 4
3.2.3仿真结果 4
3.3m序列生成模块 5
3.3.1m序列的产生原理 5
3.3.2m序列发生器的设计 5
3.3.3原理框图 6
3.3.4程序设计 6
3.3.5仿真结果 7
3.4误码插入模块 7
3.4.1设计思路 7
3.4.2程序设计 7
3.4.3仿真结果 8
第四章 HDB3码编码的实现 9
4.1HDB3码编码工作原理 9
4.2插“V”模块的实现 9
4.2.1设计思路 9
4.2.2 程序设计 9
4.2.3仿真结果 10
4.3插“B”模块的实现 11
4.3.1设计思路 11 *好棒文|www.hbsrm.com +Q: ^351916072#
4.3.2程序设计 11
4.3.3仿真结果 12
4.4单极性变双极性的实现 13
4.4.1设计思路 13
4.4.2程序设计 13
4.4.3仿真结果 14
第五章 误码发送电路整体仿真 16
5.1设计思路 16
5.2程序设计 16
5.3仿真结果 17
结束语 18
致 谢 19
参考文献 20
附录 21
附录A 21
附录B 30
第一章 绪论
1.1课题背景
古往今来，人们为了满足生活的需要，人与人间进行思想与情感的交流，这些都离不开信息的传递[1]。现在，人们常常将信息的传递和交换，称为通信。因此，从研究消息传输的角度来说，评价一个通信系统的优劣主要看有效性和可靠性[2]，这也是通信技术研究的重点。
1.2研究意义
数字通信系统的指标主要有误码率和传输速率两种[3]。其中，误码率直接影响通信效果。在现今社会中，不论是生活，或者是通信新业务的推出，都离不开信息的交流与传递，这就不可避免的带来了误码，误码给人类社会的交流以及生产生活都带来了困扰，这就带来了对系统的传输质量进行保护与检测。
在数字通信系统中，为了检测和分析系统的性能，本文设计了2M误码测试发送电路的实现框图，并给出了实现功能的Verilog代码以及用Modelsim仿真之后的结果，并计算出误码率。
1.3研究目标
本文利用EDA设计方法和硬件描述语言，实现2M通道误码测试的功能仿真。主要如下：
（1）实现伪随机码的产生功能仿真；
（2）实现发送端误码的插入功能仿真；
（3）实现时钟信号的产生电路功能仿真；
（4）实现接口电路的功能仿真；
第二章 关键技术阐述
2.1EDA技术简介
电子设计自动化是指利用计算机完成电子系统的设计[4]，以计算机和微电子技术为先导，汇集了计算机图形学、逻辑学、微电子工艺和结构学以及计算数学等多种计算机应用学科最新成果的先进技术。简言之，EDA技术就是利用软件程序和工具来设计并实现硬件产品[5]。
2.2开发工具
本文使用Quartus II软件以及Modelsim进行编译。Quartus II软件是 Altera 的综合开发工具[6]，比早期的 MAX+PLUS II具有更强大的功能，用户可以进行可编程逻辑器件的开发综合。设计者可以使用多种方法完成逻辑电路的描述和编辑，如：原理图输入、硬件描述语言输入。
（1）逻辑综合工具的功能十分强大，同时为设计者提供了 RTL 查看器[7]。
（2）为设计者提供了完备的逻辑设计功能仿真和时序仿真的工具[8]。
Quartus II的打开页面如图21所示。
/
图21 Quartus II 的启动页面
2.3Verilog HDL 简介
2.3.1Verilog 的发展历史
Verilog 是Verilog HDL简称。Verilog 语言最初于1983年由Gateway Design Automation公司开发，于1995年被认证为IEEE标准。Verilog 语言不仅定义了语法，而且还对每个语法结构都清晰定义了仿真语义，从而便于仿真调试。Verilog 语言继承了C语言的很多操作符和语法结构，对初学者而言易学易用。另外Verilog 语言具有很强的扩展性，最初的Verilog 2001标准大大扩展了Verilog 的应用灵活性。
2.3.2Verilog HDL的特点
随着数字电路系统的不断发展，系统的逻辑复杂度逐渐增加，数字系统的设计方法也跟着不断变化，这时，一种抽象度更高、运用起来更灵活的设计方式硬件描述语言应运而生[8]。
Verilog HDL已经发展成为标准的硬件描述语言。它的优点如下：
（1）Verilog HDL是一种类C语言，由于C语言简单容易上手，因而使得Verilog HDL语言容易学习，如果具有C语言学习的基础，很快就能掌握。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/451.html
