一种verilog的序列检测器设计(附件)【字数：6048】
摘 要由于当今世界科技在不断的进步，传统的设计方法已经不能满足电子工业设计的需要，所以本文采用VerilogHDL来解决电子工业设计。
目 录
第一章 引言 1
第二章 Verilog HDL应用与设计流程 2
2.1Verilog HDL的基本介绍 2
2.2Verilog HDL的应用 2
2.3Verilog设计数字电路流程 2
第三章 基于Verilog的序列检测器设计 3
3.1序列检测器的基本设计流程 3
3.2利用传统方案设计序列检测器 3
3.3设计状态图和状态表 5
3.3.1设计思路 5
3.3.2状态图 5
3.3.3状态表 6
3.4在Quartus II 环境下设计序列检测器 6
3.4.1Quartus II的介绍 6
3.4.2Quartus II设计序列检测器的步骤 7
3.4.3Verilog代码 7
3.5仿真 9
3.5.1Modelsim的介绍 9
3.5.2Modelsim的主要功能 9
3.5.3步骤 10
3.5.4测试代码 10
3.5.5仿真结果 11
3.6小结 11
第四章 后端设计 12
4.1逻辑综合 12
4.1.1DC的基本介绍 12
4.1.2综合的基本流程 12
4.1.3综合的结果 12
4.2用Astro进行版图设计 13
4.2.1Astro介绍 13
4.2.2Astro版图设计流程 14
4.2.3网表 14
结束语 15
致谢 16
附录 18
附录A JK触发器真值表 18
附录B测试代码 18
附录C仿真波形 21
附录D约束 22
附录E网表 22
引言
随着世界科学技术的不断进步 *好棒文|www.hbsrm.com +Q: @351916072@
和电子工业的不断增长，电路的设计的规模开始变大，复杂程度越来越高。传统的图形输入方式已经不能满足设计者的要求。硬件描述语言(HDL)以文本的形式描述硬件结构和行为，从上到下的层来描述设计思想已经得到了极大的青睐，目前已经成为应用最为广泛的硬件描述工具。目前传统的原理图设计电路方法已经逐渐消失，取而代之的是HDL语言正在被人们广泛接受。
Verilog HDL和VHDL是世界上两个最流行的硬件描述语言，是IEEE标准。都可以抽象地表示电路的结构和行为，先进的语言可以用来简化结构描述，以支持逻辑设计中层次与领域描述，还有电路仿真和验证机制来保证设计的正确性，所以它们被广泛应用于可编程逻辑器件的发展基于项目。VHDL则是由美国军方开发，是一类通用程序设计语言，语法严谨，学习较为困难。Verilog HDL是一种类C语言，使用方便，应用广泛，在经过IEEE Verilog2001标准补充后，其语言系统表述性能和可综合性能有了大幅的提高，具有很好的发展。
第二章 Verilog HDL应用与设计流程
2.1Verilog HDL的基本介绍
Verilog HDL不仅是行为描述语言，而且是一种结构化描述语言。根据一定的规范和风格编写代码，功能行为模块可以通过工具转换成门级互连结构模块。通过使用Verilog HDL语言提供的功能，我们可以构建一个清晰的模块之间的结构来描述复杂的大规模设计和设计所需的逻辑电路[12]。
2.2Verilog HDL的应用
Verilog HDL专为复杂的数字逻辑电路和系统设计和仿真开发设计，非常适合复杂数字逻辑电路和系统的仿真与综合。其在门级描述的底层比VHDL有更强的性能。标准把VerilogA并入其中，使其拥有了更广泛的应用。在世界范围内Verilog HDL语言的运用与VHDL语言不相上下，在美国为6:4，我国台湾省5:5，中国大陆地区Verilog HDL应用比率较高。
Verilog HDL的出现使得改变原有的设计方案变得更加容易、便利，因为只要对描述语言进行修改即可达成目的，比原有更改电路图原型要容易的多。
2.3Verilog设计数字电路流程
数字电路系统大都采用自上而下的设计方法，先将任务模块化分，根据各模块建模，结构设计，然后使用Verilog HDL进行行为描述，同时建立编写一个测试文件，之后通过仿真工具进行验证，若验证正确就综合到下一级仿真。这种逐层仿真是实现时延、延迟等基本要求。最后，使用产生的门级电路网表，结合工艺库实现物理级别。这种设计方法在设计周期开始的时候就做好了系统分析。因为设计和主要的仿真、调试过程在高层次完成，因此可以较早地找到结构设计错误，以避免工作上的浪费、同时减少了仿真的工作量。
第三章 基于Verilog的序列检测器设计
3.1序列检测器的基本设计流程
在数字信号传输和数字系统的设计和测试过程中，需要使用一组特定的串行数字信号。这种产生序列信号的模块电路被称作序列信号发生器。它的主要作用是将一组指定的序列从一串数字码流中识别出来。
序列检测器是用来检测由二进制代码成的脉冲序列信号。若预先设定的特定代码在序列检测器可以匹配成功，输入1，否则就输入0，因为必须检测得到正确的代码，只要中间的错误必须要重新检测，因此检测器需要先记住前一次检测的正确的代码和正确的顺序，直到有匹配不成功，就重新返回到初始状态。
3.2利用传统方案设计序列检测器
用传统方法设计一个1101序列检测器。其基本原理如表31。
表31 1101序列检测器基本原理
目 录
第一章 引言 1
第二章 Verilog HDL应用与设计流程 2
2.1Verilog HDL的基本介绍 2
2.2Verilog HDL的应用 2
2.3Verilog设计数字电路流程 2
第三章 基于Verilog的序列检测器设计 3
3.1序列检测器的基本设计流程 3
3.2利用传统方案设计序列检测器 3
3.3设计状态图和状态表 5
3.3.1设计思路 5
3.3.2状态图 5
3.3.3状态表 6
3.4在Quartus II 环境下设计序列检测器 6
3.4.1Quartus II的介绍 6
3.4.2Quartus II设计序列检测器的步骤 7
3.4.3Verilog代码 7
3.5仿真 9
3.5.1Modelsim的介绍 9
3.5.2Modelsim的主要功能 9
3.5.3步骤 10
3.5.4测试代码 10
3.5.5仿真结果 11
3.6小结 11
第四章 后端设计 12
4.1逻辑综合 12
4.1.1DC的基本介绍 12
4.1.2综合的基本流程 12
4.1.3综合的结果 12
4.2用Astro进行版图设计 13
4.2.1Astro介绍 13
4.2.2Astro版图设计流程 14
4.2.3网表 14
结束语 15
致谢 16
附录 18
附录A JK触发器真值表 18
附录B测试代码 18
附录C仿真波形 21
附录D约束 22
附录E网表 22
引言
随着世界科学技术的不断进步 *好棒文|www.hbsrm.com +Q: @351916072@
和电子工业的不断增长，电路的设计的规模开始变大，复杂程度越来越高。传统的图形输入方式已经不能满足设计者的要求。硬件描述语言(HDL)以文本的形式描述硬件结构和行为，从上到下的层来描述设计思想已经得到了极大的青睐，目前已经成为应用最为广泛的硬件描述工具。目前传统的原理图设计电路方法已经逐渐消失，取而代之的是HDL语言正在被人们广泛接受。
Verilog HDL和VHDL是世界上两个最流行的硬件描述语言，是IEEE标准。都可以抽象地表示电路的结构和行为，先进的语言可以用来简化结构描述，以支持逻辑设计中层次与领域描述，还有电路仿真和验证机制来保证设计的正确性，所以它们被广泛应用于可编程逻辑器件的发展基于项目。VHDL则是由美国军方开发，是一类通用程序设计语言，语法严谨，学习较为困难。Verilog HDL是一种类C语言，使用方便，应用广泛，在经过IEEE Verilog2001标准补充后，其语言系统表述性能和可综合性能有了大幅的提高，具有很好的发展。
第二章 Verilog HDL应用与设计流程
2.1Verilog HDL的基本介绍
Verilog HDL不仅是行为描述语言，而且是一种结构化描述语言。根据一定的规范和风格编写代码，功能行为模块可以通过工具转换成门级互连结构模块。通过使用Verilog HDL语言提供的功能，我们可以构建一个清晰的模块之间的结构来描述复杂的大规模设计和设计所需的逻辑电路[12]。
2.2Verilog HDL的应用
Verilog HDL专为复杂的数字逻辑电路和系统设计和仿真开发设计，非常适合复杂数字逻辑电路和系统的仿真与综合。其在门级描述的底层比VHDL有更强的性能。标准把VerilogA并入其中，使其拥有了更广泛的应用。在世界范围内Verilog HDL语言的运用与VHDL语言不相上下，在美国为6:4，我国台湾省5:5，中国大陆地区Verilog HDL应用比率较高。
Verilog HDL的出现使得改变原有的设计方案变得更加容易、便利，因为只要对描述语言进行修改即可达成目的，比原有更改电路图原型要容易的多。
2.3Verilog设计数字电路流程
数字电路系统大都采用自上而下的设计方法，先将任务模块化分，根据各模块建模，结构设计，然后使用Verilog HDL进行行为描述，同时建立编写一个测试文件，之后通过仿真工具进行验证，若验证正确就综合到下一级仿真。这种逐层仿真是实现时延、延迟等基本要求。最后，使用产生的门级电路网表，结合工艺库实现物理级别。这种设计方法在设计周期开始的时候就做好了系统分析。因为设计和主要的仿真、调试过程在高层次完成，因此可以较早地找到结构设计错误，以避免工作上的浪费、同时减少了仿真的工作量。
第三章 基于Verilog的序列检测器设计
3.1序列检测器的基本设计流程
在数字信号传输和数字系统的设计和测试过程中，需要使用一组特定的串行数字信号。这种产生序列信号的模块电路被称作序列信号发生器。它的主要作用是将一组指定的序列从一串数字码流中识别出来。
序列检测器是用来检测由二进制代码成的脉冲序列信号。若预先设定的特定代码在序列检测器可以匹配成功，输入1，否则就输入0，因为必须检测得到正确的代码，只要中间的错误必须要重新检测，因此检测器需要先记住前一次检测的正确的代码和正确的顺序，直到有匹配不成功，就重新返回到初始状态。
3.2利用传统方案设计序列检测器
用传统方法设计一个1101序列检测器。其基本原理如表31。
表31 1101序列检测器基本原理
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/269.html
