FPGA浮点乘法器设计
本文主要介绍了基于FPGA的浮点乘法器设计。首先介绍了浮点数原理，其中包括IEEE 754浮点数的表现形式、舍入、运算等。随后又介绍了乘法器原理，主要是关于移位乘法器和阵列乘法器的原理和结构。紧接着就介绍了浮点乘法器的结构与设计，其中详细介绍了浮点乘法器的各个模块组成，包括初始化、尾数处理、指数处理、符号处理、规格化处理等。最后对浮点乘法器进行仿真，以验证其功能的正确性。
在Xilinx ISE软件中采用Verilog HDL语言进行硬件电路描述，并在FPGA上实现了IEEE 754 标准的32位单精度浮点乘法器的设计，并用Xilinx ISim仿真软件进行验证其正确性并研究其性能。 M000219
关键词：FPGA,浮点乘法器 浮点原理 Verilog HDL
This paper mainly introduces the design of floating point multiplier based on FPGA.First introduced the principle of floating point numbers, including IEEE 754 floating point representation, rounding, operation etc..Second introduce the multiplier principle, is mainly about the principle of shift multiplier and array multiplier.Third introduces the structure and design of floating point multiplier, the details of each module of the multiplier, including initialization, mantissa processing, index processing, sign processing and normalization processing etc.. Final a simulation study is conducted on Floating-Point Multiplier, to verify the correctness of its function.
In the Xilinx ISE software by Verilog HDL language to describe the hardware circuit, and implement the design of 32 bit single precision floating point multiplier of IEEE 754 standard in FPGA, and use Xilinx ISim simulation software to verify the correctness and the study of it’s properties.
Key Words: FPGA floating-point multiplier; Multiplier; Principle of floating point; Verilog HDL
目 录 查看完整请+Q:351916072获取
第1章 绪 论 1
1.1 本论文的背景和意义 1
1.2 本论文的主要方法和研究进展 1
1.2.1 文献研究法 1
1.2.2 调查比较法 2
1.2.3 实验分析法 2
1.3 本论文的主要内容 2
第2章 浮点数原理 3
2.1 浮点数 3
2.1.1 IEEE 754浮点数表示形式 3
2.1.2 IEEE 754浮点数格式 4
2.1.3 IEEE 754浮点数的分类 4
2.1.4 单精度浮点数格式 5
2.1.5 双精度浮点数格式 6
2.2 舍入 6
2.2.1 向偶数舍入 6
2.2.2 其它舍入方法 7
2.3 浮点乘法运算 7
第3章 乘法器的原理 9
3.1 乘法的定义 9
3.2 移位乘法器 10
3.3 阵列乘法器 13
3.3.1 阵列乘法器 13
3.3.2 保留进位乘法器 14
第4章 乘法器的结构与设计 16
4.1 浮点乘法器的总体结构 16
4.2 初始化 17
4.3 尾数处理 18
4.3.1 尾数相乘 18
4.3.2 尾数的舍入 18
4.4 指数处理 19
4.4.1 指数求和 19
4.4.2 溢出处理 20
4.5 符号处理 21
4.6 规格化处理 21
4.7 Verilog HDL对移位浮点乘法器的描述结构 21
4.8 阵列乘法器的结构与设计 24
4.8.1 阵列乘法器的结构 24
4.8.2 与门模块 25
4.8.3 半加器模块 26
4.8.4 全加器阵列 27
4.8.5 行波进位加法器 27
第5章 浮点乘法器的验证 29
5.1 移位浮点乘法器的验证 29
5.1.1 功能仿真 29
5.1.2 时序仿真 31
5.2 阵列浮点乘法器的验证 31
5.2.1 功能仿真 32
5.2.2 时序仿真 33
5.3 乘法器性能比较 33
结 语 36
参考文献 38
致 谢 39
附 录 40
第1章 绪 论
1.1 本论文的背景和意义
FPGA (现场可编程门阵列)技术的理论研究和实际应用越来越受到人们的重视[8]。当今FPGA已经能进行数字信号处理、图像处理和科学计算，其有形成产品周期短、投入少等优点，使之被广泛的应用。运算器是数字信号处理过程中的重要基本组成部分，绝大多数FPGA 都使用定点数据格式进行运算处理， 对高精度、数据范围较大的运算无能为力，而浮点数比定点数的表述范围宽，有效精度高，更适合科学计算与工程计算因此需要设计一种高速的浮点运算单元[8]。
随着计算机和信息技术的讯速发展，人们越来越需求高性能要求的微处理器。微处理器运算的速率主要取决乘法器运算速率，所以高性能的乘法器在当今越来越重要。
1.2 本论文的主要方法和研究进展
1.2.1 文献研究法
按照研究课题进行文献资料检索，从中获得我所需要的相关文献资料，进而全面清晰地了解我的研究课题。
1、掌握浮点数原理。
2、掌握浮点数的舍入与运算规则。
3、了解各种不同的乘法器。
4、掌握移位乘法器和阵列乘法器原理。
5、熟练使用Xilinx ISE和ISim等设计与仿真软件。
6、理解总结基于FPGA的浮点乘法器设计方法。
1.2.2 调查比较法
调查比较法是有目标、有方法、系统地搜索和收集与研究对象相关的资料进行比较研究的方法。
1、比较多种常见或运用广泛的乘法器的原理和用途。
2、讨论比较相关浮点乘法器的性能和优缺点。
3、总结比较基于FPGA的浮点乘法器的设计结构的优缺点。
1.2.3 实验分析法
用ISE软件进行FPGA浮点乘法器的设计、综合、实现。并通过Xilinx ISim仿真软件对设计出来的浮点乘法器模型进行仿真分析，检测其正确性和功能是否完善。通过不断地修改浮点乘法器的设计结构，最终实现功能正确，性能良好的浮点乘法器。
1.3 本论文的主要内容
本文主要介绍了基于FPGA的浮点乘法器设计。首先介绍了浮点数原理，主要包括IEEE 754浮点数的格式、舍入、运算等。随后又介绍了乘法器原理，主要是介绍移位乘法器和阵列乘法器的原理。接着介绍了浮点乘法器的结构及其设计，其中详细介绍了浮点乘法器的各个模块组成及其功能，包括初始化、尾数处理、指数处理、符号处理、规格化处理等。最后对浮点乘法器进行功能仿真和时序仿真，以验证其功能的正确性。
在实际操作过程中，以ISE软件为平台，采用Verilog HDL语言进行硬件电路描述设计、综合及实现；在FPGA上实现了单精度浮点乘法器的设计，并用Xilinx ISim仿真软件对其进行仿真，验证其正确性并研究其性能。
查看完整请+Q:351916072获取
在Xilinx ISE软件中采用Verilog HDL语言进行硬件电路描述，并在FPGA上实现了IEEE 754 标准的32位单精度浮点乘法器的设计，并用Xilinx ISim仿真软件进行验证其正确性并研究其性能。 M000219
关键词：FPGA,浮点乘法器 浮点原理 Verilog HDL
This paper mainly introduces the design of floating point multiplier based on FPGA.First introduced the principle of floating point numbers, including IEEE 754 floating point representation, rounding, operation etc..Second introduce the multiplier principle, is mainly about the principle of shift multiplier and array multiplier.Third introduces the structure and design of floating point multiplier, the details of each module of the multiplier, including initialization, mantissa processing, index processing, sign processing and normalization processing etc.. Final a simulation study is conducted on Floating-Point Multiplier, to verify the correctness of its function.
In the Xilinx ISE software by Verilog HDL language to describe the hardware circuit, and implement the design of 32 bit single precision floating point multiplier of IEEE 754 standard in FPGA, and use Xilinx ISim simulation software to verify the correctness and the study of it’s properties.
Key Words: FPGA floating-point multiplier; Multiplier; Principle of floating point; Verilog HDL
目 录 查看完整请+Q:351916072获取
第1章 绪 论 1
1.1 本论文的背景和意义 1
1.2 本论文的主要方法和研究进展 1
1.2.1 文献研究法 1
1.2.2 调查比较法 2
1.2.3 实验分析法 2
1.3 本论文的主要内容 2
第2章 浮点数原理 3
2.1 浮点数 3
2.1.1 IEEE 754浮点数表示形式 3
2.1.2 IEEE 754浮点数格式 4
2.1.3 IEEE 754浮点数的分类 4
2.1.4 单精度浮点数格式 5
2.1.5 双精度浮点数格式 6
2.2 舍入 6
2.2.1 向偶数舍入 6
2.2.2 其它舍入方法 7
2.3 浮点乘法运算 7
第3章 乘法器的原理 9
3.1 乘法的定义 9
3.2 移位乘法器 10
3.3 阵列乘法器 13
3.3.1 阵列乘法器 13
3.3.2 保留进位乘法器 14
第4章 乘法器的结构与设计 16
4.1 浮点乘法器的总体结构 16
4.2 初始化 17
4.3 尾数处理 18
4.3.1 尾数相乘 18
4.3.2 尾数的舍入 18
4.4 指数处理 19
4.4.1 指数求和 19
4.4.2 溢出处理 20
4.5 符号处理 21
4.6 规格化处理 21
4.7 Verilog HDL对移位浮点乘法器的描述结构 21
4.8 阵列乘法器的结构与设计 24
4.8.1 阵列乘法器的结构 24
4.8.2 与门模块 25
4.8.3 半加器模块 26
4.8.4 全加器阵列 27
4.8.5 行波进位加法器 27
第5章 浮点乘法器的验证 29
5.1 移位浮点乘法器的验证 29
5.1.1 功能仿真 29
5.1.2 时序仿真 31
5.2 阵列浮点乘法器的验证 31
5.2.1 功能仿真 32
5.2.2 时序仿真 33
5.3 乘法器性能比较 33
结 语 36
参考文献 38
致 谢 39
附 录 40
第1章 绪 论
1.1 本论文的背景和意义
FPGA (现场可编程门阵列)技术的理论研究和实际应用越来越受到人们的重视[8]。当今FPGA已经能进行数字信号处理、图像处理和科学计算，其有形成产品周期短、投入少等优点，使之被广泛的应用。运算器是数字信号处理过程中的重要基本组成部分，绝大多数FPGA 都使用定点数据格式进行运算处理， 对高精度、数据范围较大的运算无能为力，而浮点数比定点数的表述范围宽，有效精度高，更适合科学计算与工程计算因此需要设计一种高速的浮点运算单元[8]。
随着计算机和信息技术的讯速发展，人们越来越需求高性能要求的微处理器。微处理器运算的速率主要取决乘法器运算速率，所以高性能的乘法器在当今越来越重要。
1.2 本论文的主要方法和研究进展
1.2.1 文献研究法
按照研究课题进行文献资料检索，从中获得我所需要的相关文献资料，进而全面清晰地了解我的研究课题。
1、掌握浮点数原理。
2、掌握浮点数的舍入与运算规则。
3、了解各种不同的乘法器。
4、掌握移位乘法器和阵列乘法器原理。
5、熟练使用Xilinx ISE和ISim等设计与仿真软件。
6、理解总结基于FPGA的浮点乘法器设计方法。
1.2.2 调查比较法
调查比较法是有目标、有方法、系统地搜索和收集与研究对象相关的资料进行比较研究的方法。
1、比较多种常见或运用广泛的乘法器的原理和用途。
2、讨论比较相关浮点乘法器的性能和优缺点。
3、总结比较基于FPGA的浮点乘法器的设计结构的优缺点。
1.2.3 实验分析法
用ISE软件进行FPGA浮点乘法器的设计、综合、实现。并通过Xilinx ISim仿真软件对设计出来的浮点乘法器模型进行仿真分析，检测其正确性和功能是否完善。通过不断地修改浮点乘法器的设计结构，最终实现功能正确，性能良好的浮点乘法器。
1.3 本论文的主要内容
本文主要介绍了基于FPGA的浮点乘法器设计。首先介绍了浮点数原理，主要包括IEEE 754浮点数的格式、舍入、运算等。随后又介绍了乘法器原理，主要是介绍移位乘法器和阵列乘法器的原理。接着介绍了浮点乘法器的结构及其设计，其中详细介绍了浮点乘法器的各个模块组成及其功能，包括初始化、尾数处理、指数处理、符号处理、规格化处理等。最后对浮点乘法器进行功能仿真和时序仿真，以验证其功能的正确性。
在实际操作过程中，以ISE软件为平台，采用Verilog HDL语言进行硬件电路描述设计、综合及实现；在FPGA上实现了单精度浮点乘法器的设计，并用Xilinx ISim仿真软件对其进行仿真，验证其正确性并研究其性能。
查看完整请+Q:351916072获取
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/2446.html
