8位risccore的数字逻辑综合实现与研究(附件)【字数：11743】
摘 要逻辑综合是做数字集成电路设计后端重要的一个步骤。逻辑综合是把具有一定功能的RTL级代码，进行综合、映射成电路结构，最后得到门级网表。 本项目使用synopsys公司的DC（Design Compiler）工具做逻辑综合，采用SMIC(中芯国际) 90nm 的工艺库。RTL代码是由Verilog HDL 编写同时使用TCL脚本来run逻辑综合，最后得出3个文件（syn.gv syn.ddc syn.sdc ），时序报告，面积报告。整个设计的面积为6662.148831um2小于设计要求的7000um2，slack的值>0。从面积报告中得到的cell面积为5652um2，3225个cell，54个buff cell，510个Inv cell，2954个组合cell。优化前后的电路对比，布线简单，整体功耗下降15%，散热均匀。项目参数达到上海屹澜信息科技有限公司设计要求。
目 录
第一章 绪论 1
1.1数字集成电路 1
1.2发展特点 2
第二章 数字集成电路的设计 3
2.1数字集成电路的设计流程 3
2.2相关软件 4
2.2.1 UNIX系统介绍 4
2.2.2 VI编辑器介绍 4
2.2.3 Verilog介绍 5
2.2.4 DCTcl语言的基本结构 5
2.3 90nm工艺介绍 11
第三章 RISC core 12
3.1 RISC结构采用的基本技术 12
3.2 RISC的基本架构 13
3.3 RISC的指令格式 14
3.4 RISC的完整指令集 14
3.5 RISC的设计原理图 16
第四章 逻辑综合设计 18
4.1 逻辑综合的概念 18
4.2 逻辑综合基本流程 19
4.3 库文件的设置 20
4.4 读入RTL设计 20
4.5 定义综合的环境约束 21
4.6 定义设计的约束 22
4.7 综合优化处理 22
第五章 报告、代码与网表 23 *好棒文|www.hbsrm.com +Q: ^351916072#
5.1 综合报告 23
5.1.1 RISC Core逻辑综合设计实现 23
5.1.2 RISC Core逻辑综合设计总结 25
5.2 TCL脚本 25
5.3 RTL代码 27
5.4 优化后的电路 29
5.5 生成门级网表 31
结束语 34
致 谢 35
参考文献 36
附录 37
附录A RTL代码 37
附录B 时序报告 39
附录C面积报告 39
附录D模块统计 40
附录E模块电路图 40
附录F综合后的电路图 42
第一章 绪论
1.1数字集成电路
数字IC是通过布尔代数的设计及运行的，它是用来处理数字信号的一种集成电路。依据IC的定义，把各个元器件通过连线组合到一块芯片上制作成的电路或者数字逻辑系统也可以叫做数字IC。依照一块数字芯片上的器件或者门的数量也可以把数字IC按照规模划分：小规模，中规模，大规模，超大规模[1]。
数字电路大多数是由简单的电路构成的具有规模庞大的系统，形成了“复杂性”和“简单性”的对立统一。电路结构比较简单。数字电路的性能指标相对较少，包括面积、速递和功耗三个方面，设计思路比较简单。在达到一定规模的时候，各个单元电路的时序要求很难同时满足。工艺的进步，对数字电路的性能有明显的提高。因此，数字电路的设计需要具有较好的可移植性或重复性，以此来适应工艺的发展。
数字集成电路可分为时序逻辑和组合逻辑两大类电路[2]。
在组合逻辑电路中，任意时候的输出只和当时的输入有关，跟电路之前的工作状态没有任何关系。全加器，编码器，数据选择器等等都是组合逻辑电路。
在时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入，同时还跟电路原本的工作状态有关。拥有记忆功能的电路肯定是时序逻辑电路，也就是说电路一定拥有存储单元。常见的时序逻辑电路包括以下几种：寄存器，移位寄存器和计数器等等[3]。
具体的组合逻辑电路和时序逻辑电路有很多。应用十分广泛，都有标准化、系列化的集成电路产品，通常这些产品叫做通用集成电路。为专门用途而设计制作的集成电路叫做专用集成电路(ASIC)。
数字集成电路产品的种类有很多，按结构分为TTL和CMOS两大系列[4]
TTL电路是通过两种载流子导电的，一种是空穴一种是电子，同时拥有两种载流子存在的电路叫作双极型电路。只用一种载流子导电的电路是MOS电路，MOS电路又分为NMOS电路和PMOS电路。其中NMOS电路利用电子导电，而PMOS电路却是利用空穴来导电。当然也有两种组合在一起的电路，叫做CMOS电路[5]。
CMOS电路和TTL电路相互比较下会发现，CMOS有很多的优点，这些优点也促成了CMOS电路广泛的应用，它的优点有以下几点[6]：功耗低，电压范围宽，阻抗高，抗干扰强，低成本等等。
1.2发展特点
二十世纪九十年代到现在集成电路的工艺像火箭般的速度等到了迅猛的发展，由原来的亚微米级别到现在的纳米级别转变，大体上有以下几个特点[79]：
1、特征尺寸变小。
2、芯片面积变大。
3、晶体管的数量越来越多。
4、时钟频率越来越高。
5、电源电压越来越低。
6、布线层次越来越多。
7、IO引线越来越多。
世界集成电路产业发展现状：
1、世界集成电路最新工艺水平为7纳米。
2、SOC成为了主流。
3、超大规模集成电路IP复用（IP Reuse）水平日益提高。
4、集成电路设计，制造，封装都在进步，相互之间却相对游离。
5、工艺的进步大于设计能力，设计的工具又远远跟不上设计者的水平。
目前EDA面临的关键问题[10]：
1、IP核的复用技术。
2、功耗，电迁移和噪声的分析工具越来越不能满足现在的设计需求。
3、可制造性设计工具。
4、设计方法学的研究：理论和设计流程。
目 录
第一章 绪论 1
1.1数字集成电路 1
1.2发展特点 2
第二章 数字集成电路的设计 3
2.1数字集成电路的设计流程 3
2.2相关软件 4
2.2.1 UNIX系统介绍 4
2.2.2 VI编辑器介绍 4
2.2.3 Verilog介绍 5
2.2.4 DCTcl语言的基本结构 5
2.3 90nm工艺介绍 11
第三章 RISC core 12
3.1 RISC结构采用的基本技术 12
3.2 RISC的基本架构 13
3.3 RISC的指令格式 14
3.4 RISC的完整指令集 14
3.5 RISC的设计原理图 16
第四章 逻辑综合设计 18
4.1 逻辑综合的概念 18
4.2 逻辑综合基本流程 19
4.3 库文件的设置 20
4.4 读入RTL设计 20
4.5 定义综合的环境约束 21
4.6 定义设计的约束 22
4.7 综合优化处理 22
第五章 报告、代码与网表 23 *好棒文|www.hbsrm.com +Q: ^351916072#
5.1 综合报告 23
5.1.1 RISC Core逻辑综合设计实现 23
5.1.2 RISC Core逻辑综合设计总结 25
5.2 TCL脚本 25
5.3 RTL代码 27
5.4 优化后的电路 29
5.5 生成门级网表 31
结束语 34
致 谢 35
参考文献 36
附录 37
附录A RTL代码 37
附录B 时序报告 39
附录C面积报告 39
附录D模块统计 40
附录E模块电路图 40
附录F综合后的电路图 42
第一章 绪论
1.1数字集成电路
数字IC是通过布尔代数的设计及运行的，它是用来处理数字信号的一种集成电路。依据IC的定义，把各个元器件通过连线组合到一块芯片上制作成的电路或者数字逻辑系统也可以叫做数字IC。依照一块数字芯片上的器件或者门的数量也可以把数字IC按照规模划分：小规模，中规模，大规模，超大规模[1]。
数字电路大多数是由简单的电路构成的具有规模庞大的系统，形成了“复杂性”和“简单性”的对立统一。电路结构比较简单。数字电路的性能指标相对较少，包括面积、速递和功耗三个方面，设计思路比较简单。在达到一定规模的时候，各个单元电路的时序要求很难同时满足。工艺的进步，对数字电路的性能有明显的提高。因此，数字电路的设计需要具有较好的可移植性或重复性，以此来适应工艺的发展。
数字集成电路可分为时序逻辑和组合逻辑两大类电路[2]。
在组合逻辑电路中，任意时候的输出只和当时的输入有关，跟电路之前的工作状态没有任何关系。全加器，编码器，数据选择器等等都是组合逻辑电路。
在时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入，同时还跟电路原本的工作状态有关。拥有记忆功能的电路肯定是时序逻辑电路，也就是说电路一定拥有存储单元。常见的时序逻辑电路包括以下几种：寄存器，移位寄存器和计数器等等[3]。
具体的组合逻辑电路和时序逻辑电路有很多。应用十分广泛，都有标准化、系列化的集成电路产品，通常这些产品叫做通用集成电路。为专门用途而设计制作的集成电路叫做专用集成电路(ASIC)。
数字集成电路产品的种类有很多，按结构分为TTL和CMOS两大系列[4]
TTL电路是通过两种载流子导电的，一种是空穴一种是电子，同时拥有两种载流子存在的电路叫作双极型电路。只用一种载流子导电的电路是MOS电路，MOS电路又分为NMOS电路和PMOS电路。其中NMOS电路利用电子导电，而PMOS电路却是利用空穴来导电。当然也有两种组合在一起的电路，叫做CMOS电路[5]。
CMOS电路和TTL电路相互比较下会发现，CMOS有很多的优点，这些优点也促成了CMOS电路广泛的应用，它的优点有以下几点[6]：功耗低，电压范围宽，阻抗高，抗干扰强，低成本等等。
1.2发展特点
二十世纪九十年代到现在集成电路的工艺像火箭般的速度等到了迅猛的发展，由原来的亚微米级别到现在的纳米级别转变，大体上有以下几个特点[79]：
1、特征尺寸变小。
2、芯片面积变大。
3、晶体管的数量越来越多。
4、时钟频率越来越高。
5、电源电压越来越低。
6、布线层次越来越多。
7、IO引线越来越多。
世界集成电路产业发展现状：
1、世界集成电路最新工艺水平为7纳米。
2、SOC成为了主流。
3、超大规模集成电路IP复用（IP Reuse）水平日益提高。
4、集成电路设计，制造，封装都在进步，相互之间却相对游离。
5、工艺的进步大于设计能力，设计的工具又远远跟不上设计者的水平。
目前EDA面临的关键问题[10]：
1、IP核的复用技术。
2、功耗，电迁移和噪声的分析工具越来越不能满足现在的设计需求。
3、可制造性设计工具。
4、设计方法学的研究：理论和设计流程。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/198.html
