基于FPGA的语音信号
基于FPGA的语音信号[20191212175849]
摘 要
随着可编程逻辑器件及相关技术的不断发展，其技术在现代电子技术领域变得越来越重要，具有传统方法无可比拟的优越性。近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在 MP3、手机、平板电脑等电子产品中，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。但在获取语音的过程中，不可避免的会受到外界环境的干扰和影响。掺杂的噪声不但降低了语音质量和语音的可懂度，严重时将导致不可预知的不良效果，所以，研究语音信号的除噪具有实际的意义。数字语音集成电路与嵌入式微处理器相结合，既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景。语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。本课题利用 Verilog HDL 硬件描述语言实现对音频编解码芯片 WM8731 的控制，并通过PCM编码对模拟语音信号数字化，以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果。
查看完整论文请+Q: 351916072
关键字:FPGA,音频处理,WM8731,PCM编码,噪声抑制
目 录
摘 要 I
ABSTRACT II
第1章 绪论 1
1.1 研究的背景 1
1.2 研究的意义 2
1.3 课题的任务与要求 2
1.4 论文结构 3
第2章 基础及开发工具介绍 4
2.1 语音信号的数字化噪声抑制技术介绍 4
2.2 语音编/解码芯片WM8731介绍 5
2.3 FPGA器件EP2C8Q208 6
2.4 协议介绍 7
2.4.1 I2C总线 7
2.4.2 I2S总线 8
2.5 开发板介绍 9
2.6 开发软件介绍 10
2.7 开发语言介绍 12
第3章 系统总体设计 13
3.1 系统原理图 13
3.2 硬件模块设计框图 13
第4章 系统详细设计 15
4.1 顶层模块 15
4.2 WM8731配置模块与显示模块接口模块 16
4.3 WM8731 I2C控制字配置模块 17
4.4 显示模块 23
4.5 数据转换及除噪模块 23
4.5.1 噪声抑制电路的实现 23
4.5.2 数据转换/锁存模块 26
4.5.3 除噪模块 27
第5章 系统调试 30
总结与展望 31
致 谢 32
参考文献 33
附录、附图 35
1.源代码 35
2.开发板PCB图 49
3.开发板实物图 50
第1章 绪论
1.1 研究的背景
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速烧录下载至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。现如今随着FPGA技术的飞速发展，几十万门乃至几百万门的可变成逻辑阵列使用起来越来越普遍。其技术在现代电子技术领域表现出的明显技术领先性，具有传统方法无可比拟的优越性。
再者近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在MP3、手机等消费类电子产品中，人们对于这些个人终端的要求早已不限于单纯通话和简单的文字处理，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。
相对于模拟语音系统而言，数字化语音系统抗干扰能力强，数据传输可靠，开发周期较短，调试容易，便于计算机存储和处理。而专用的语音芯片是数字化语音系统的核心。
正是基于上述优点，数字语音集成电路与嵌入式微处理器相结合，这样既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景，如电脑语音钟、语音型数字万用表、手机话费查询系统、排队机、监控系统语音报警以及公共汽车报站器等。
1.2 研究的意义
音频信号的处理在语音、声纳、地震、通信系统、机械振动、遥感预测、故障诊断等众多领域都得到广泛应用。对音频信号的处理时主要应用数字信号处理技术，灵活方便的实现复杂信号的处理任务，达到高精度、高稳定性和高机动性。
随着数字技术日益广泛的应用，以现场可编程门阵列FPGA（Field Programmable Gate Array）为代表的ASIC器件得到了迅速的普及和发展，器件的集成度和速度都在高速增长。FPGA既具有门阵列的高逻辑密度和高可靠性，又具有可编程逻辑器件的用户可编程性，可以减少系统的设计和维护的风险，降低产品成本，缩短设计周期。
目前，信号处理技术、通信技术和多媒体技术的迅猛发展都得益于DSP技术的广泛应用。但是对于便携式和家用的语音系统而言，基于一般的DSP芯片的设计方案并不理想。首先DSP的芯片成本以及开发成本在现阶段仍然是比较高的，尤其是芯片成本，远远不及大批量ASIC芯片成本之低。其次便携式的设备对体积要求十分苛刻，限制了一部分DSP芯片的使用，而体积正是ASIC芯片的优点之一。
本文提出了一种基于FPGA的音频信号的除噪的硬件电路实现方案。
1.3 课题的任务与要求
本课题通过PCM编码对模拟语音信号数字化，再以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果，并可通过软件调节噪声抑制参数。
1.4 论文结构
本文具体结构安排如下：
第一章：绪论。主要介绍本论文研究的背景、研究的意义、课题的任务与要求、论文结构。
第二章：基础及开发工具介绍。主要进行了语音信号的数字化噪声抑制技术介绍、芯片介绍、协议介绍、开发板介绍、开发软件介绍和开发语言介绍。
第三章：系统总体设计。主要给出了本设计的系统原理图和硬件模块设计框图。
第四章：系统详细设计。主要对上一章所定义的模块的具体实现进行了详细介绍。
第五章：调试。主要介绍本设计的调试环节，各项功能的完成情况。
总结与展望：主要总结了本次毕业设计已经实现的功能，指出设计中的不足之处、展望还可以实现的一些功能、本文设计的体会以及以后研究的重点。
第2章 基础及开发工具介绍
2.1 语音信号的数字化噪声抑制技术介绍
语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。
在具有噪声抑制功能的语音通信设备中，没有语音信号时噪声抑制电路将信道关闭，使噪声信号不能到达语音终端，避免了噪声出现；语音信号来到时，噪声抑制电路自动打开信道，这时虽然噪声语音一起送到语音终端，但由于声音屏蔽效应，噪声的存在可以忽略。
模式式的噪声抑制电路直接对语音模拟信号进行处理，通常主要由取样放大器、模拟比较器、模拟开关、阻容延时器件等组成。因其集成度低、参数调整困难、设定的噪声抑制参数易受环境因素影响而漂移，使得噪声抑制性能难以得到保证。
在为某国孙工程研制新一代语音指挥通信设备时，为了避免模拟式噪声抑制技术的缺点，采用了数字化的噪声抑制技术。这一技术，是在对模拟语音信号进行PCM编码后，再用CPLD（复杂可编程逻辑器件）对PCM码流进行数字化噪声抑制处理，然后将PCM信号解码还原为模拟语音信号。结果，不仅获得了优良的噪声抑制效果，而且能够用软件调节噪声抑制参数，设备的集成主和稳定性都有显著提高。
2.2 语音编/解码芯片WM8731介绍
WM8731是一款低功耗的高品质双声道数字信号编/解码芯片，其高性能耳机驱动器、低功耗设计、可控采样频率、可选择的滤波器使得WM8731 芯片广泛使用于便携式MP3、CD播放器。其结构框图如图2.1 所示。
图2.1 WM8731结构框图
该器件的数字部分运行的最低电源电压为1.42V，同时模拟部分要求的电压最小为1.8V。WM8731具有多种功耗降低模式，为用户避免电池功率消耗。 WM8731在回放模式的下典型功率消耗为8.5mW，同步录音和回放时(@ 3.3V)的功率消耗为24mW。待机模式下，供电电流可降低到50μA。
WM8731带有一个片上时钟发生器，支持多种时钟模式。通过一个12MHz时钟，该器件可以直接生成44.1kHz、48kHz和96kHz等采样率，以及MP3标准定义的其他采样率，完全不需要一个独立的锁相环（phase locked loop）或晶振。支持其他公用的主时钟频率，例如12.288MHz.
WM8731具有以下特色：
* 带有集成耳机驱动器的立体声音频编解码器 (50mW on 16W @ 3.3V)
* 1.42 – 3.6V数字电源电压
* 2.7 – 3.6V模拟电源电压（标准版）
* 1.8 – 3.6V模拟电源电压(’L’ 版)
* 回放模式下功耗< 18mW
* 100dB信噪比(‘A’ weighted @ 48kHz)的数模转换器
* 90dB信噪比(‘A’ weighted @ 48kHz)的模数转换器
* 采样率范围：8kHz – 96kHz
* 主时钟或者从时钟模式
* USB时钟模式可以从USB时钟直接生成一般MP3的所有采样率(incl. 441.kHz)
* 输出音量和静音控制
* 麦克风输入和带有侧音混频器的驻极体偏压
* 可选择的模数转换器(ADC)高通滤波器
* 2线或3线微处理器(MPU)串行控制接口
* 可编程音频数据接口模式
* 28接脚SSOP封装利用
FPGA对音频编解码芯片WM8731进行接口电路的设计，实现了控制接口与数字音频接口的统一控制，简化了对音频编解码芯片WM8731的使用步骤，具有扩展性好、使用简单方便、易于升级等优点，对其他芯片的接口设计也有一定的参考意义。
2.3 FPGA器件EP2C8Q208
本设计用到的是 Altera公司的 FPGA器件EP2C8Q208，该器件隶属于Cyclone II系列，它采用了TSMC验证的90 nm低K介电质工艺制造的成本优化架构，具有更大的容量和极低的单位逻辑单元成本。从结构上看，该器件具有多达150个嵌入18×18乘法器，适合于实现低成本数字信号处理（DSP）应用；它包含每块具有4608 bit的M4K存储块，提供高达1.1Mbit的片内存储器，支持多种配置；它能以688 Mbps 的速率同DDR、DDR II 和SDR SDRAM 器件及QDRII SRAM 器件相连接，并支持多种单端和差分I / O 标准；支持Nios II系列嵌入式处理器，具有低成本和完整的软件开发工具。
Altera也为Cylcone II器件客户提供了40多个可定制IP核，Altera和Altera Megafunction伙伴计划(AMPPSM)合作者提供的不同的IP核是专为Cyclone II架构优化的，包括：Nios II嵌入式处理器；DDR SDRAM控制器；FFT/IFFT；PCI编译器；FIR编译器；NCO编译器；POS-PHY编译器；Reed Solomon编译器；Viterbi编译器等等。
2.4 协议介绍
本设计主要涉及I2C总线和I2S总线两种总线协议。I2C总线主要运用在控制接口，FPGA器件通过该接口对语音编/解码芯片WM8731控制字的写入。而I2S总线则是用在音频数据接口，主要负责FPGA器件与语音编/解码芯片的音频数据传输。
2.4.1 I2C总线
I2C（Inter-Integrated Circuit，内部集成电路）总线是Philips 公司开发的芯片间串行通讯总线，它利用SDI（串行数据线）和SCLK（串行时钟线）两根信号线将外围通讯模块连接起来，进行数据传输。它具有冲突侦测和仲裁能力，可防止两个或两个以上主机同时控制总线时数据被破坏。I2C总线以其接口简单、总线通讯模块可裁剪等特点获得了广泛的应用。I2C总线控制器是处理器与I2C器件之间的接口，它要完成接收处理器的控制信号、命令和数据，还需发送I2C器件的数据和状态响应到处理器，实现处理器与I2C器件之间的通信。随着可编程器件的飞速发展，用FPGA 器件实现I2C总线控制器接口，可以带来很多方面的便利：不但能够增加系统的扩展能力，而且控制方式极其灵活。
摘 要
随着可编程逻辑器件及相关技术的不断发展，其技术在现代电子技术领域变得越来越重要，具有传统方法无可比拟的优越性。近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在 MP3、手机、平板电脑等电子产品中，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。但在获取语音的过程中，不可避免的会受到外界环境的干扰和影响。掺杂的噪声不但降低了语音质量和语音的可懂度，严重时将导致不可预知的不良效果，所以，研究语音信号的除噪具有实际的意义。数字语音集成电路与嵌入式微处理器相结合，既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景。语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。本课题利用 Verilog HDL 硬件描述语言实现对音频编解码芯片 WM8731 的控制，并通过PCM编码对模拟语音信号数字化，以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果。
查看完整论文请+Q: 351916072
关键字:FPGA,音频处理,WM8731,PCM编码,噪声抑制
目 录
摘 要 I
ABSTRACT II
第1章 绪论 1
1.1 研究的背景 1
1.2 研究的意义 2
1.3 课题的任务与要求 2
1.4 论文结构 3
第2章 基础及开发工具介绍 4
2.1 语音信号的数字化噪声抑制技术介绍 4
2.2 语音编/解码芯片WM8731介绍 5
2.3 FPGA器件EP2C8Q208 6
2.4 协议介绍 7
2.4.1 I2C总线 7
2.4.2 I2S总线 8
2.5 开发板介绍 9
2.6 开发软件介绍 10
2.7 开发语言介绍 12
第3章 系统总体设计 13
3.1 系统原理图 13
3.2 硬件模块设计框图 13
第4章 系统详细设计 15
4.1 顶层模块 15
4.2 WM8731配置模块与显示模块接口模块 16
4.3 WM8731 I2C控制字配置模块 17
4.4 显示模块 23
4.5 数据转换及除噪模块 23
4.5.1 噪声抑制电路的实现 23
4.5.2 数据转换/锁存模块 26
4.5.3 除噪模块 27
第5章 系统调试 30
总结与展望 31
致 谢 32
参考文献 33
附录、附图 35
1.源代码 35
2.开发板PCB图 49
3.开发板实物图 50
第1章 绪论
1.1 研究的背景
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速烧录下载至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。现如今随着FPGA技术的飞速发展，几十万门乃至几百万门的可变成逻辑阵列使用起来越来越普遍。其技术在现代电子技术领域表现出的明显技术领先性，具有传统方法无可比拟的优越性。
再者近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在MP3、手机等消费类电子产品中，人们对于这些个人终端的要求早已不限于单纯通话和简单的文字处理，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。
相对于模拟语音系统而言，数字化语音系统抗干扰能力强，数据传输可靠，开发周期较短，调试容易，便于计算机存储和处理。而专用的语音芯片是数字化语音系统的核心。
正是基于上述优点，数字语音集成电路与嵌入式微处理器相结合，这样既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景，如电脑语音钟、语音型数字万用表、手机话费查询系统、排队机、监控系统语音报警以及公共汽车报站器等。
1.2 研究的意义
音频信号的处理在语音、声纳、地震、通信系统、机械振动、遥感预测、故障诊断等众多领域都得到广泛应用。对音频信号的处理时主要应用数字信号处理技术，灵活方便的实现复杂信号的处理任务，达到高精度、高稳定性和高机动性。
随着数字技术日益广泛的应用，以现场可编程门阵列FPGA（Field Programmable Gate Array）为代表的ASIC器件得到了迅速的普及和发展，器件的集成度和速度都在高速增长。FPGA既具有门阵列的高逻辑密度和高可靠性，又具有可编程逻辑器件的用户可编程性，可以减少系统的设计和维护的风险，降低产品成本，缩短设计周期。
目前，信号处理技术、通信技术和多媒体技术的迅猛发展都得益于DSP技术的广泛应用。但是对于便携式和家用的语音系统而言，基于一般的DSP芯片的设计方案并不理想。首先DSP的芯片成本以及开发成本在现阶段仍然是比较高的，尤其是芯片成本，远远不及大批量ASIC芯片成本之低。其次便携式的设备对体积要求十分苛刻，限制了一部分DSP芯片的使用，而体积正是ASIC芯片的优点之一。
本文提出了一种基于FPGA的音频信号的除噪的硬件电路实现方案。
1.3 课题的任务与要求
本课题通过PCM编码对模拟语音信号数字化，再以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果，并可通过软件调节噪声抑制参数。
1.4 论文结构
本文具体结构安排如下：
第一章：绪论。主要介绍本论文研究的背景、研究的意义、课题的任务与要求、论文结构。
第二章：基础及开发工具介绍。主要进行了语音信号的数字化噪声抑制技术介绍、芯片介绍、协议介绍、开发板介绍、开发软件介绍和开发语言介绍。
第三章：系统总体设计。主要给出了本设计的系统原理图和硬件模块设计框图。
第四章：系统详细设计。主要对上一章所定义的模块的具体实现进行了详细介绍。
第五章：调试。主要介绍本设计的调试环节，各项功能的完成情况。
总结与展望：主要总结了本次毕业设计已经实现的功能，指出设计中的不足之处、展望还可以实现的一些功能、本文设计的体会以及以后研究的重点。
第2章 基础及开发工具介绍
2.1 语音信号的数字化噪声抑制技术介绍
语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。
在具有噪声抑制功能的语音通信设备中，没有语音信号时噪声抑制电路将信道关闭，使噪声信号不能到达语音终端，避免了噪声出现；语音信号来到时，噪声抑制电路自动打开信道，这时虽然噪声语音一起送到语音终端，但由于声音屏蔽效应，噪声的存在可以忽略。
模式式的噪声抑制电路直接对语音模拟信号进行处理，通常主要由取样放大器、模拟比较器、模拟开关、阻容延时器件等组成。因其集成度低、参数调整困难、设定的噪声抑制参数易受环境因素影响而漂移，使得噪声抑制性能难以得到保证。
在为某国孙工程研制新一代语音指挥通信设备时，为了避免模拟式噪声抑制技术的缺点，采用了数字化的噪声抑制技术。这一技术，是在对模拟语音信号进行PCM编码后，再用CPLD（复杂可编程逻辑器件）对PCM码流进行数字化噪声抑制处理，然后将PCM信号解码还原为模拟语音信号。结果，不仅获得了优良的噪声抑制效果，而且能够用软件调节噪声抑制参数，设备的集成主和稳定性都有显著提高。
2.2 语音编/解码芯片WM8731介绍
WM8731是一款低功耗的高品质双声道数字信号编/解码芯片，其高性能耳机驱动器、低功耗设计、可控采样频率、可选择的滤波器使得WM8731 芯片广泛使用于便携式MP3、CD播放器。其结构框图如图2.1 所示。
图2.1 WM8731结构框图
该器件的数字部分运行的最低电源电压为1.42V，同时模拟部分要求的电压最小为1.8V。WM8731具有多种功耗降低模式，为用户避免电池功率消耗。 WM8731在回放模式的下典型功率消耗为8.5mW，同步录音和回放时(@ 3.3V)的功率消耗为24mW。待机模式下，供电电流可降低到50μA。
WM8731带有一个片上时钟发生器，支持多种时钟模式。通过一个12MHz时钟，该器件可以直接生成44.1kHz、48kHz和96kHz等采样率，以及MP3标准定义的其他采样率，完全不需要一个独立的锁相环（phase locked loop）或晶振。支持其他公用的主时钟频率，例如12.288MHz.
WM8731具有以下特色：
* 带有集成耳机驱动器的立体声音频编解码器 (50mW on 16W @ 3.3V)
* 1.42 – 3.6V数字电源电压
* 2.7 – 3.6V模拟电源电压（标准版）
* 1.8 – 3.6V模拟电源电压(’L’ 版)
* 回放模式下功耗< 18mW
* 100dB信噪比(‘A’ weighted @ 48kHz)的数模转换器
* 90dB信噪比(‘A’ weighted @ 48kHz)的模数转换器
* 采样率范围：8kHz – 96kHz
* 主时钟或者从时钟模式
* USB时钟模式可以从USB时钟直接生成一般MP3的所有采样率(incl. 441.kHz)
* 输出音量和静音控制
* 麦克风输入和带有侧音混频器的驻极体偏压
* 可选择的模数转换器(ADC)高通滤波器
* 2线或3线微处理器(MPU)串行控制接口
* 可编程音频数据接口模式
* 28接脚SSOP封装利用
FPGA对音频编解码芯片WM8731进行接口电路的设计，实现了控制接口与数字音频接口的统一控制，简化了对音频编解码芯片WM8731的使用步骤，具有扩展性好、使用简单方便、易于升级等优点，对其他芯片的接口设计也有一定的参考意义。
2.3 FPGA器件EP2C8Q208
本设计用到的是 Altera公司的 FPGA器件EP2C8Q208，该器件隶属于Cyclone II系列，它采用了TSMC验证的90 nm低K介电质工艺制造的成本优化架构，具有更大的容量和极低的单位逻辑单元成本。从结构上看，该器件具有多达150个嵌入18×18乘法器，适合于实现低成本数字信号处理（DSP）应用；它包含每块具有4608 bit的M4K存储块，提供高达1.1Mbit的片内存储器，支持多种配置；它能以688 Mbps 的速率同DDR、DDR II 和SDR SDRAM 器件及QDRII SRAM 器件相连接，并支持多种单端和差分I / O 标准；支持Nios II系列嵌入式处理器，具有低成本和完整的软件开发工具。
Altera也为Cylcone II器件客户提供了40多个可定制IP核，Altera和Altera Megafunction伙伴计划(AMPPSM)合作者提供的不同的IP核是专为Cyclone II架构优化的，包括：Nios II嵌入式处理器；DDR SDRAM控制器；FFT/IFFT；PCI编译器；FIR编译器；NCO编译器；POS-PHY编译器；Reed Solomon编译器；Viterbi编译器等等。
2.4 协议介绍
本设计主要涉及I2C总线和I2S总线两种总线协议。I2C总线主要运用在控制接口，FPGA器件通过该接口对语音编/解码芯片WM8731控制字的写入。而I2S总线则是用在音频数据接口，主要负责FPGA器件与语音编/解码芯片的音频数据传输。
2.4.1 I2C总线
I2C（Inter-Integrated Circuit，内部集成电路）总线是Philips 公司开发的芯片间串行通讯总线，它利用SDI（串行数据线）和SCLK（串行时钟线）两根信号线将外围通讯模块连接起来，进行数据传输。它具有冲突侦测和仲裁能力，可防止两个或两个以上主机同时控制总线时数据被破坏。I2C总线以其接口简单、总线通讯模块可裁剪等特点获得了广泛的应用。I2C总线控制器是处理器与I2C器件之间的接口，它要完成接收处理器的控制信号、命令和数据，还需发送I2C器件的数据和状态响应到处理器，实现处理器与I2C器件之间的通信。随着可编程器件的飞速发展，用FPGA 器件实现I2C总线控制器接口，可以带来很多方面的便利：不但能够增加系统的扩展能力，而且控制方式极其灵活。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/gdxx/482.html
