四位乘法器的fpga设计与实现【字数：11794】
摘 要近年来,随着数字电子电路的集成度越来越高，在系统的设计过程中使用可编程逻辑器件FPGA已变得越来越常见。以FPGA芯片作为载体，使用硬件描述语言可以快速的实现系统中所想要的功能，同时利用第三方仿真功能软件，可以快速地对所设计的系统功能进行验证，从而达到提高系统开发效率的目的。在本课题的设计中，以四位乘法器的电路设计与实现为案例，使用EDA工具进行了基于硬件描述语言这一设计方式的FPGA数字电路设计，并分别对串行和并行两种乘法器的实现方法从原理上和程序实现上进行了分析，也通过第三方仿真软件对上述两种乘法器进行了功能仿真，论证了所设计的乘法器的功能的正确性。同时为了对所设计的两种乘法器性能进行比较，通过从逻辑资源、运算效率等方面对这两种乘法器的差异进行了汇总分析，并给出了各种乘法器的特点。
目 录
第一章 绪论 1
1.1课题研究的背景与意义 1
1.2课题研究的内容 2
1.3论文的主要框架 2
第二章 设计技术分析 3
2.1 EDA工具分析 3
2.2 FPGA分类原理及设计流程 6
2.3 硬件描述语言 11
2.4数字电路模块化设计 12
2.5 本章小结 13
第三章 四位乘法器的设计与实现 14
3.1四位乘法器总体设计概述 14
3.2四位串行乘法器的设计 15
3.2.1四位串行乘法器原理 15
3.2.2四位串行乘法器实现 15
3.2.3四位串行乘法器电路图 16
3.3四位并行乘法器的设计 16
3.3.1四位并行乘法器原理 16
3.3.2四位并行乘法器实现 17
3.3.3四位并行乘法器电路图 18
3.4本章小结 18
第四章 设计仿真、分析与问题讨论 19
4.1功能仿真测试概述 19
4.2四位串行乘法器仿真 19
4.2.1四位串行乘法器占用逻辑资源 19
4.2.2四位串行乘法器功能仿真 19
4.3四位并行乘法器仿真 20< *好棒文|www.hbsrm.com +Q: ￥351916072￥
br /> 4.3.1四位并行乘法器占用逻辑资源 20
4.3.2四位并行乘法器功能仿真 20
4.4乘法器的讨论 20
4.5设计过程问题总结 21
4.6本章小结 21
第五章 总结与展望 22
5.1乘法器设计总结 22
5.2乘法器设计展望 22
结束语 23
致谢 24
参考文献 25
附录1 部分程序 26
附录2 部分程序 28
第一章 绪论
1.1课题研究的背景与意义
EDA工具软件是指在EDA设计过程中需要使用到的工具软件。EDA技术从上个世纪七十年代开始，至今整个发展过程可以大致分为三个阶段。其中从上个世纪七十年代，可以称之为计算机辅助设计阶段，即CAD阶段，这一阶段整个技术水平比较低，计算机在整个设计过程中也只是参与到IC版图编辑、PCB布局布线等过程，直白的说，这个时候的EDA技术主要是用于替代早期工程师的手工操作，达到提高工作效率的目的。而发展到上个世纪八十年代后，开始发展为计算机辅助工程阶段，即CAE阶段。这一阶段主要是因为可编程逻辑器件已经开发进入早期发展阶段，开始出现了低密度、低逻辑门数的可编程器件，因此为了配合逻辑器件的开发，早期的CAD软件也开始发展，从功能上来说，CAE阶段的EDA软件不仅仅具有早期软件的功能，还增加了电路功能设计和结构设计的功能，并且还可以实现工程设计。到上个世纪九十年代，EDA工具软件的发展进入第三个阶段，即电子系统自动化阶段，这时由于可编程逻辑器件的快速发展，使用出现了功能更为强大的全线EDA工具软件，它可以使用硬件描述语言来进行直接设计输入，并且还能够进行综合以及布局布线，这样的设计方式使得早期间功能电子产品的开发方式转化为系统级电子产品的开发，即片上系统集成式的开发。
FPGA器件是近些年在电子系统设计中普遍被使用的一种可编程逻辑器件，由于其可自由的进行数字电路的设计，并且相关配套设计工具软件也十分强大，因此也越来越受到工程设计人员的喜好。在本课题的设计中，也是考虑到这一因素，因此选用了以FPGA为基础，进行了四位乘法器的设计。
硬件描述语言是在可编程逻辑设计过程中使用的一种用于描述硬件逻辑设计的语言，它诞生说上个世纪八十年代。在其诞生之初，有多达百种的不同用途的硬件描述语言，但后面随着IEEE组织进行标准化工作，最终选定了两种硬件描述语言作为标准，分别是VHDL和Verilog HDL语言，这两种语言各有各自的设计优势，在后续的讨论中，将主要对这两种硬件描述语言的功能及特点进行分析和讨论。
数字电路模块化设计思想也是在现在的数字电路模块化设计过程中普遍使用到的一种设计思想。这种设计方式出现的主要原因是由于近年来的数据电路系统设计功能越来越复杂，如果仍采用原来自底向上的设计方法，会使用设计成本非常巨大，不利用设计系统的商业化。而使用模块化的设计思想，可以尽可能的使用前期已经通过充分验证的系统，这样一方面可以极快的提高设计速度，另一方面也可以节约设计成本。
1.2课题研究的内容
本次课题基于FPGA进行四位乘法器的设计与实现，旨在对大学本科所涉及的数字电路与系统设计方法、VHDL硬件描述语言、EDA工具、FPGA器件原理等技术知识，进行一个项目化的综合训练，大大提高自己在现代EDA技术的支持下的FPGA的数字设计与实现的能力，分析与理解四位乘法器的设计与优化原理，通过四位乘法器案例的设计过程，提升自己数字设计的实践能力。
在本课题的乘法器设计中，探讨串行和并行两种方法来实现乘法器设计，其中硬件描述语言选用VHDL，在FPGA上进行不同方式的四位乘法器设计实现，并且利用EDA软件进行综合、仿真与分析优化。
目 录
第一章 绪论 1
1.1课题研究的背景与意义 1
1.2课题研究的内容 2
1.3论文的主要框架 2
第二章 设计技术分析 3
2.1 EDA工具分析 3
2.2 FPGA分类原理及设计流程 6
2.3 硬件描述语言 11
2.4数字电路模块化设计 12
2.5 本章小结 13
第三章 四位乘法器的设计与实现 14
3.1四位乘法器总体设计概述 14
3.2四位串行乘法器的设计 15
3.2.1四位串行乘法器原理 15
3.2.2四位串行乘法器实现 15
3.2.3四位串行乘法器电路图 16
3.3四位并行乘法器的设计 16
3.3.1四位并行乘法器原理 16
3.3.2四位并行乘法器实现 17
3.3.3四位并行乘法器电路图 18
3.4本章小结 18
第四章 设计仿真、分析与问题讨论 19
4.1功能仿真测试概述 19
4.2四位串行乘法器仿真 19
4.2.1四位串行乘法器占用逻辑资源 19
4.2.2四位串行乘法器功能仿真 19
4.3四位并行乘法器仿真 20< *好棒文|www.hbsrm.com +Q: ￥351916072￥
br /> 4.3.1四位并行乘法器占用逻辑资源 20
4.3.2四位并行乘法器功能仿真 20
4.4乘法器的讨论 20
4.5设计过程问题总结 21
4.6本章小结 21
第五章 总结与展望 22
5.1乘法器设计总结 22
5.2乘法器设计展望 22
结束语 23
致谢 24
参考文献 25
附录1 部分程序 26
附录2 部分程序 28
第一章 绪论
1.1课题研究的背景与意义
EDA工具软件是指在EDA设计过程中需要使用到的工具软件。EDA技术从上个世纪七十年代开始，至今整个发展过程可以大致分为三个阶段。其中从上个世纪七十年代，可以称之为计算机辅助设计阶段，即CAD阶段，这一阶段整个技术水平比较低，计算机在整个设计过程中也只是参与到IC版图编辑、PCB布局布线等过程，直白的说，这个时候的EDA技术主要是用于替代早期工程师的手工操作，达到提高工作效率的目的。而发展到上个世纪八十年代后，开始发展为计算机辅助工程阶段，即CAE阶段。这一阶段主要是因为可编程逻辑器件已经开发进入早期发展阶段，开始出现了低密度、低逻辑门数的可编程器件，因此为了配合逻辑器件的开发，早期的CAD软件也开始发展，从功能上来说，CAE阶段的EDA软件不仅仅具有早期软件的功能，还增加了电路功能设计和结构设计的功能，并且还可以实现工程设计。到上个世纪九十年代，EDA工具软件的发展进入第三个阶段，即电子系统自动化阶段，这时由于可编程逻辑器件的快速发展，使用出现了功能更为强大的全线EDA工具软件，它可以使用硬件描述语言来进行直接设计输入，并且还能够进行综合以及布局布线，这样的设计方式使得早期间功能电子产品的开发方式转化为系统级电子产品的开发，即片上系统集成式的开发。
FPGA器件是近些年在电子系统设计中普遍被使用的一种可编程逻辑器件，由于其可自由的进行数字电路的设计，并且相关配套设计工具软件也十分强大，因此也越来越受到工程设计人员的喜好。在本课题的设计中，也是考虑到这一因素，因此选用了以FPGA为基础，进行了四位乘法器的设计。
硬件描述语言是在可编程逻辑设计过程中使用的一种用于描述硬件逻辑设计的语言，它诞生说上个世纪八十年代。在其诞生之初，有多达百种的不同用途的硬件描述语言，但后面随着IEEE组织进行标准化工作，最终选定了两种硬件描述语言作为标准，分别是VHDL和Verilog HDL语言，这两种语言各有各自的设计优势，在后续的讨论中，将主要对这两种硬件描述语言的功能及特点进行分析和讨论。
数字电路模块化设计思想也是在现在的数字电路模块化设计过程中普遍使用到的一种设计思想。这种设计方式出现的主要原因是由于近年来的数据电路系统设计功能越来越复杂，如果仍采用原来自底向上的设计方法，会使用设计成本非常巨大，不利用设计系统的商业化。而使用模块化的设计思想，可以尽可能的使用前期已经通过充分验证的系统，这样一方面可以极快的提高设计速度，另一方面也可以节约设计成本。
1.2课题研究的内容
本次课题基于FPGA进行四位乘法器的设计与实现，旨在对大学本科所涉及的数字电路与系统设计方法、VHDL硬件描述语言、EDA工具、FPGA器件原理等技术知识，进行一个项目化的综合训练，大大提高自己在现代EDA技术的支持下的FPGA的数字设计与实现的能力，分析与理解四位乘法器的设计与优化原理，通过四位乘法器案例的设计过程，提升自己数字设计的实践能力。
在本课题的乘法器设计中，探讨串行和并行两种方法来实现乘法器设计，其中硬件描述语言选用VHDL，在FPGA上进行不同方式的四位乘法器设计实现，并且利用EDA软件进行综合、仿真与分析优化。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/888.html
