一种csmc0.5umcmos工艺的带清零d触发器的设计(附件)【字数：7538】
摘 要近年来集成电路行业迅速发展，触发器的应用越来越广泛了，此次设计的触发器为带清零功能的，可以应用到一些时序电路中。该设计用到了三个输入端D（数据输入端）、CP（时钟输入端）和S（清零端）。本器件由16个PMOS和16个NMOS组成。采用的是CSMC 0.5um CMOS工艺在Cadence软件上绘制电路图和仿真。当S清零端置“0”时，触发器实现了清理功能；当S端置“1”，CP脉冲到达上升沿时触发器输出状态与D端输入信号一致。运用Cadence软件绘制电路图和版图并且用Cadence提供的设计规则验证系统（DRC和LVS等）对设计出的带清零D触发器版图进行验证，达到设计要求。
目 录
第一章 前言 1
第二章 几种D触发器的特点 2
2.1同步D触发器 2
2.2主从型D触发器 2
第三章 CMOS工艺带清零D触发器的原理和优化设计 4
3.1CMOS工艺带清零D触发器的原理 4
3.2CMOS工艺D触发器的优化 5
3.2.1栅电容的优化 6
3.2.2倒相器的优化 6
3.2.3与非门的优化 7
3.2.4传输门的优化 10
第四章 CMOS工艺带清零D触发器的仿真波形和特性研究 12
4.1CMOS工艺带清零D触发器的仿真波形 12
4.2CMOS工艺D触发器的特性研究 14
第五章 CMOS工艺带清零D触发器的版图 16
5.1版图设计简介 16
5.2版图设计要求 16
5.3版图绘制 16
结束语 18
致 谢 19
参考文献 20
附录 21
附录A 带清零D触发器结构原理图 21
附录B 带清零D触发器波形仿真图 22
附录C 带清零D触发器版图 23
第一章 前言
至今为止随着科技发展，制造工艺精度越来越高，众多元器件，芯片等体积越来越小，但是里面的功能始终是在增加的。一些便携式商品大量普及，智能手环，便携式医疗器具等，要想整个物品缩小并且保 *好棒文|www.hbsrm.com +Q: ^351916072^
证功能不能有所欠缺这时候内部元器件就要开始向着小型规模改进。基于现代工艺的发展，电路设计也有了新的要求[3]。要想设计出性能好，成本低的芯片，在电路设计时要对其原本模型和构造进行一个整合和调整，这是为了让电路在电压一直减小的情况下仍能按平常状态运行。
触发器有两个固定形态，即"0"和"1"，当输入信号产生相应作用时会让触发器的状态发生翻转。也就是当时钟脉冲到达上升沿时D触发器的状态会发生翻转，触发器的次态是由在CP脉冲上升沿到来之前的D来决定的，也就是次态等于D。所以，触发器有置0，置1的两个作用[4]。但是CP脉冲处于高电平时电路属于封锁状态，这时候不管从D端输入什么信号都不会影响触发器的输出状态。触发器根据结构不同或者逻辑功能不同可以分为好几种。这里就先简单介绍下同步触发器,主从触发器。
第二章 几种D触发器的特点
2.1 同步D触发器
以下是同步D触发器电路图和及其原理说明。
/
图21 同步D触发器框架结构图
如果CP脉冲是低电平，经过G3,G4运算之后得出Q3=Q4=1，即输出始终为1，所以这时候不管从D端输入什么信号，Q4始终是1，触发器最终状态不会受到D的影响。当时钟脉冲CP0→1时，G3,G4可用，如果D=0,那么Q4=1→Q3=0→Q1=1→Q2=0即Q=0。如果D=1,那么Q4=0→Q2=1即Q=1。所以综上所述Q=D。
这种D触发器结构简单，芯片中所占面积比较小，但是抗干扰能力较差。
2.2 主从型D触发器
以下是主从型D触发器电路图及其原理说明。
/
图22 主从D触发器框架结构图
当CP脉冲是低电平时，
????????
=1有效，TG1和TG4可以正常工作，信号从D端输入被主触发器接受，Q主=D，而此时TG2和TG3不导通，主触发器那部分没有反馈链，所以Q（G1）受D信号影响；从触发器这部分由于TG3不导通，主触发器传输过来的信号不能被从触发器接受，所以两个部分之间没有直接联系，从触发器就保持原状态不变。所以当CP脉冲是低电平时，主触发器可以从外部接收信号，但是不会影响到从触发器，从触发器状态不变。
当CP脉冲是高电平时，和CP=0时正好相反，TG1不工作，Q（TG1）保持着CP=0时的状态，之后不管D输入什么信号都不会影响。D信号通过TG2→G2传送到TG3，D变为
????
，TG4不工作，信号继续向右传输经过G3得Q=D，即这时候主触发器保持CP为低电平时的状态，而从触发器运作。
总之，主从型D触发器是主从结构，到了时钟脉冲CP上升沿的时候，触发器的状态会发生一次改变而且这时候Q是维持触发之前的D状态，当CP脉冲处于高电位的这段时间，D信号即使改变也不会进入主触发器，因此也不会影响到Q的状态。
这种D触发器在电路设计中使用比较广泛，因为这种D触发器原理简单，所占版图面积不是很到，但是抗干扰性比较好。
第三章 CMOS工艺带清零D触发器的原理和优化设计
3.1 CMOS工艺带清零D触发器的原理
下图就是我绘制的电路结构原理图
/
图31 带清零D触发器结构原理图
D触发器内部构造不尽相同，工作方式也各有千秋。我设计的是带清零作用的D触发器。该设计用到了三个输入端：D（数据输入端）、CP（时钟输入端）和S（清零端）。
根据原理结构图，这次设计的带清零D触发器一共有6个与非门，4个三输入与非门和2个二输入与非门。
1.CP=0时，门I28,I30一端输入0，其他两输入端不起作用，Q(I28)=Q(I30)=1，此时I29A,B输入1，I31B输入1，I29,I31组成的基本RS触发器Q=Q。Q(I28)=Q(I30)=1经反馈使门I8，I11开启，这时候信号D通过门I11之后得
????
目 录
第一章 前言 1
第二章 几种D触发器的特点 2
2.1同步D触发器 2
2.2主从型D触发器 2
第三章 CMOS工艺带清零D触发器的原理和优化设计 4
3.1CMOS工艺带清零D触发器的原理 4
3.2CMOS工艺D触发器的优化 5
3.2.1栅电容的优化 6
3.2.2倒相器的优化 6
3.2.3与非门的优化 7
3.2.4传输门的优化 10
第四章 CMOS工艺带清零D触发器的仿真波形和特性研究 12
4.1CMOS工艺带清零D触发器的仿真波形 12
4.2CMOS工艺D触发器的特性研究 14
第五章 CMOS工艺带清零D触发器的版图 16
5.1版图设计简介 16
5.2版图设计要求 16
5.3版图绘制 16
结束语 18
致 谢 19
参考文献 20
附录 21
附录A 带清零D触发器结构原理图 21
附录B 带清零D触发器波形仿真图 22
附录C 带清零D触发器版图 23
第一章 前言
至今为止随着科技发展，制造工艺精度越来越高，众多元器件，芯片等体积越来越小，但是里面的功能始终是在增加的。一些便携式商品大量普及，智能手环，便携式医疗器具等，要想整个物品缩小并且保 *好棒文|www.hbsrm.com +Q: ^351916072^
证功能不能有所欠缺这时候内部元器件就要开始向着小型规模改进。基于现代工艺的发展，电路设计也有了新的要求[3]。要想设计出性能好，成本低的芯片，在电路设计时要对其原本模型和构造进行一个整合和调整，这是为了让电路在电压一直减小的情况下仍能按平常状态运行。
触发器有两个固定形态，即"0"和"1"，当输入信号产生相应作用时会让触发器的状态发生翻转。也就是当时钟脉冲到达上升沿时D触发器的状态会发生翻转，触发器的次态是由在CP脉冲上升沿到来之前的D来决定的，也就是次态等于D。所以，触发器有置0，置1的两个作用[4]。但是CP脉冲处于高电平时电路属于封锁状态，这时候不管从D端输入什么信号都不会影响触发器的输出状态。触发器根据结构不同或者逻辑功能不同可以分为好几种。这里就先简单介绍下同步触发器,主从触发器。
第二章 几种D触发器的特点
2.1 同步D触发器
以下是同步D触发器电路图和及其原理说明。
/
图21 同步D触发器框架结构图
如果CP脉冲是低电平，经过G3,G4运算之后得出Q3=Q4=1，即输出始终为1，所以这时候不管从D端输入什么信号，Q4始终是1，触发器最终状态不会受到D的影响。当时钟脉冲CP0→1时，G3,G4可用，如果D=0,那么Q4=1→Q3=0→Q1=1→Q2=0即Q=0。如果D=1,那么Q4=0→Q2=1即Q=1。所以综上所述Q=D。
这种D触发器结构简单，芯片中所占面积比较小，但是抗干扰能力较差。
2.2 主从型D触发器
以下是主从型D触发器电路图及其原理说明。
/
图22 主从D触发器框架结构图
当CP脉冲是低电平时，
????????
=1有效，TG1和TG4可以正常工作，信号从D端输入被主触发器接受，Q主=D，而此时TG2和TG3不导通，主触发器那部分没有反馈链，所以Q（G1）受D信号影响；从触发器这部分由于TG3不导通，主触发器传输过来的信号不能被从触发器接受，所以两个部分之间没有直接联系，从触发器就保持原状态不变。所以当CP脉冲是低电平时，主触发器可以从外部接收信号，但是不会影响到从触发器，从触发器状态不变。
当CP脉冲是高电平时，和CP=0时正好相反，TG1不工作，Q（TG1）保持着CP=0时的状态，之后不管D输入什么信号都不会影响。D信号通过TG2→G2传送到TG3，D变为
????
，TG4不工作，信号继续向右传输经过G3得Q=D，即这时候主触发器保持CP为低电平时的状态，而从触发器运作。
总之，主从型D触发器是主从结构，到了时钟脉冲CP上升沿的时候，触发器的状态会发生一次改变而且这时候Q是维持触发之前的D状态，当CP脉冲处于高电位的这段时间，D信号即使改变也不会进入主触发器，因此也不会影响到Q的状态。
这种D触发器在电路设计中使用比较广泛，因为这种D触发器原理简单，所占版图面积不是很到，但是抗干扰性比较好。
第三章 CMOS工艺带清零D触发器的原理和优化设计
3.1 CMOS工艺带清零D触发器的原理
下图就是我绘制的电路结构原理图
/
图31 带清零D触发器结构原理图
D触发器内部构造不尽相同，工作方式也各有千秋。我设计的是带清零作用的D触发器。该设计用到了三个输入端：D（数据输入端）、CP（时钟输入端）和S（清零端）。
根据原理结构图，这次设计的带清零D触发器一共有6个与非门，4个三输入与非门和2个二输入与非门。
1.CP=0时，门I28,I30一端输入0，其他两输入端不起作用，Q(I28)=Q(I30)=1，此时I29A,B输入1，I31B输入1，I29,I31组成的基本RS触发器Q=Q。Q(I28)=Q(I30)=1经反馈使门I8，I11开启，这时候信号D通过门I11之后得
????
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/274.html
