基于FPGA的解码芯片WM8731的语音信号的数字化噪声抑制技术
基于FPGA的解码芯片WM8731的语音信号的数字化噪声抑制技术
随着可编程逻辑器件及相关技术的不断发展，其技术在现代电子技术领域变得越来越重要，具有传统方法无可比拟的优越性。近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在 MP3、手机、平板电脑等电子产品中，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。但在获取语音的过程中，不可避免的会受到外界环境的干扰和影响。掺杂的噪声不但降低了语音质量和语音的可懂度，严重时将导致不可预知的不良效果，所以，研究语音信号的除噪具有实际的意义。数字语音集成电路与嵌入式微处理器相结合，既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景。语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。本课题利用 Verilog HDL 硬件描述语言实现对音频编解码芯片 WM8731 的控制，并通过PCM编码对模拟语音信号数字化，以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果。 201908061908939
关键词：FPGA ，音频处理， WM8731，PCM编码， 噪声抑制
本设计用到的是 Altera公司的 FPGA器件EP2C8Q208，该器件隶属于Cyclone II系列，它采用了TSMC验证的90 nm低K介电质工艺制造的成本优化架构，具有更大的容量和极低的单位逻辑单元成本。从结构上看，该器件具有多达150个嵌入18×18乘法器，适合于实现低成本数字信号处理（DSP）应用；它包含每块具有4608 bit的M4K存储块，提供高达1.1Mbit的片内存储器，支持多种配置；它能以688 Mbps 的速率同DDR、DDR II 和SDR SDRAM 器件及QDRII SRAM 器件相连接，并支持多种单端和差分I / O 标准；支持Nios II系列嵌入式处理器，具有低成本和完整的软件开发工具。
Altera也为Cylcone II器件客户提供了40多个可定制IP核，Altera和Altera Megafunction伙伴计划(AMPPSM)合作者提供的不同的IP核是专为Cyclone II架构优化的，包括：Nios II嵌入式处理器；DDR SDRAM控制器；FFT/IFFT；PCI编译器；FIR编译器；NCO编译器；POS-PHY编译器；Reed Solomon编译器；Viterbi编译器等等。
2.2 语音编/解码芯片WM8731介绍
WM8731是一款低功耗的高品质双声道数字信号编/解码芯片，其高性能耳机驱动器、低功耗设计、可控采样频率、可选择的滤波器使得WM8731 芯片广泛使用于便携式MP3、CD播放器。其结构框图如图2.1 所示。
该器件的数字部分运行的最低电源电压为1.42V，同时模拟部分要求的电压最小为1.8V。WM8731具有多种功耗降低模式，为用户避免电池功率消耗。 WM8731在回放模式的下典型功率消耗为8.5mW，同步录音和回放时(@ 3.3V)的功率消耗为24mW。待机模式下，供电电流可降低到50µA。
WM8731带有一个片上时钟发生器，支持多种时钟模式。通过一个12MHz时钟，该器件可以直接生成44.1kHz、48kHz和96kHz等采样率，以及MP3标准定义的其他采样率，完全不需要一个独立的锁相环（phase locked loop）或晶振。支持其他公用的主时钟频率，例如12.288MHz.
WM8731具有以下特色：
* 带有集成耳机驱动器的立体声音频编解码器 (50mW on 16W @ 3.3V)
* 1.42 – 3.6V数字电源电压
* 2.7 – 3.6V模拟电源电压（标准版）
* 1.8 – 3.6V模拟电源电压(’L’ 版)
* 回放模式下功耗< 18mW
* 100dB信噪比(‘A’ weighted @ 48kHz)的数模转换器
* 90dB信噪比(‘A’ weighted @ 48kHz)的模数转换器
* 采样率范围：8kHz – 96kHz
* 主时钟或者从时钟模式
* USB时钟模式可以从USB时钟直接生成一般MP3的所有采样率(incl. 441.kHz)
* 输出音量和静音控制
* 麦克风输入和带有侧音混频器的驻极体偏压
* 可选择的模数转换器(ADC)高通滤波器
* 2线或3线微处理器(MPU)串行控制接口
* 可编程音频数据接口模式
* 28接脚SSOP封装利用
FPGA对音频编解码芯片WM8731进行接口电路的设计，实现了控制接口与数字音频接口的统一控制，简化了对音频编解码芯片WM8731的使用步骤，具有扩展性好、使用简单方便、易于升级等优点，对其他芯片的接口设计也有一定的参考意义。
摘 要 I
ABSTRACT II
第1章 绪论 1
1.1 研究的背景 1
1.2 研究的意义 2
1.3 课题的任务与要求 2
1.4 论文结构 3
第2章 基础及开发工具介绍 4
2.1 语音信号的数字化噪声抑制技术介绍 4
2.2 语音编/解码芯片WM8731介绍 5
2.3 FPGA器件EP2C8Q208 6
2.4 协议介绍 7
2.4.1 I2C总线 7
2.4.2 I2S总线 8
2.5 开发板介绍 9
2.6 开发软件介绍 10
2.7 开发语言介绍 12
第3章 系统总体设计 13
3.1 系统原理图 13
3.2 硬件模块设计框图 13
第4章 系统详细设计 15
4.1 顶层模块 15
4.2 WM8731配置模块与显示模块接口模块 16
4.3 WM8731 I2C控制字配置模块 17
4.4 显示模块 23
4.5 数据转换及除噪模块 23
4.5.1 噪声抑制电路的实现 23
4.5.2 数据转换/锁存模块 26
4.5.3 除噪模块 27
第5章 系统调试 30
总结与展望 31
致 谢 32
参考文献 33
附录、附图 35
1.源代码 35
2.开发板PCB图 49
3.开发板实物图 50
随着可编程逻辑器件及相关技术的不断发展，其技术在现代电子技术领域变得越来越重要，具有传统方法无可比拟的优越性。近几年，嵌入式数字音频产品受到越来越多消费者的青睐。在 MP3、手机、平板电脑等电子产品中，音频处理功能已成为不可或缺的重要组成部分，而高质量的音效是当前发展的重要趋势。但在获取语音的过程中，不可避免的会受到外界环境的干扰和影响。掺杂的噪声不但降低了语音质量和语音的可懂度，严重时将导致不可预知的不良效果，所以，研究语音信号的除噪具有实际的意义。数字语音集成电路与嵌入式微处理器相结合，既实现了系统的小型化、低功耗，又降低了产品开发成本，提高了设计的灵活性，具有体积小、扩展方便等诸多特点，具有广泛的发展前景。语音信号的噪声抑制技术是基于人耳的声音屏蔽效应的，即当有较强的声音信号时，较小的噪声信号将被屏蔽而不易被听到。本课题利用 Verilog HDL 硬件描述语言实现对音频编解码芯片 WM8731 的控制，并通过PCM编码对模拟语音信号数字化，以FPGA器件进行数字化噪声抑制处理，然后解码为语音输出，从而得到优良的语音噪声抑制效果。 201908061908939
关键词：FPGA ，音频处理， WM8731，PCM编码， 噪声抑制
本设计用到的是 Altera公司的 FPGA器件EP2C8Q208，该器件隶属于Cyclone II系列，它采用了TSMC验证的90 nm低K介电质工艺制造的成本优化架构，具有更大的容量和极低的单位逻辑单元成本。从结构上看，该器件具有多达150个嵌入18×18乘法器，适合于实现低成本数字信号处理（DSP）应用；它包含每块具有4608 bit的M4K存储块，提供高达1.1Mbit的片内存储器，支持多种配置；它能以688 Mbps 的速率同DDR、DDR II 和SDR SDRAM 器件及QDRII SRAM 器件相连接，并支持多种单端和差分I / O 标准；支持Nios II系列嵌入式处理器，具有低成本和完整的软件开发工具。
Altera也为Cylcone II器件客户提供了40多个可定制IP核，Altera和Altera Megafunction伙伴计划(AMPPSM)合作者提供的不同的IP核是专为Cyclone II架构优化的，包括：Nios II嵌入式处理器；DDR SDRAM控制器；FFT/IFFT；PCI编译器；FIR编译器；NCO编译器；POS-PHY编译器；Reed Solomon编译器；Viterbi编译器等等。
2.2 语音编/解码芯片WM8731介绍
WM8731是一款低功耗的高品质双声道数字信号编/解码芯片，其高性能耳机驱动器、低功耗设计、可控采样频率、可选择的滤波器使得WM8731 芯片广泛使用于便携式MP3、CD播放器。其结构框图如图2.1 所示。
该器件的数字部分运行的最低电源电压为1.42V，同时模拟部分要求的电压最小为1.8V。WM8731具有多种功耗降低模式，为用户避免电池功率消耗。 WM8731在回放模式的下典型功率消耗为8.5mW，同步录音和回放时(@ 3.3V)的功率消耗为24mW。待机模式下，供电电流可降低到50µA。WM8731带有一个片上时钟发生器，支持多种时钟模式。通过一个12MHz时钟，该器件可以直接生成44.1kHz、48kHz和96kHz等采样率，以及MP3标准定义的其他采样率，完全不需要一个独立的锁相环（phase locked loop）或晶振。支持其他公用的主时钟频率，例如12.288MHz.
WM8731具有以下特色：
* 带有集成耳机驱动器的立体声音频编解码器 (50mW on 16W @ 3.3V)
* 1.42 – 3.6V数字电源电压
* 2.7 – 3.6V模拟电源电压（标准版）
* 1.8 – 3.6V模拟电源电压(’L’ 版)
* 回放模式下功耗< 18mW
* 100dB信噪比(‘A’ weighted @ 48kHz)的数模转换器
* 90dB信噪比(‘A’ weighted @ 48kHz)的模数转换器
* 采样率范围：8kHz – 96kHz
* 主时钟或者从时钟模式
* USB时钟模式可以从USB时钟直接生成一般MP3的所有采样率(incl. 441.kHz)
* 输出音量和静音控制
* 麦克风输入和带有侧音混频器的驻极体偏压
* 可选择的模数转换器(ADC)高通滤波器
* 2线或3线微处理器(MPU)串行控制接口
* 可编程音频数据接口模式
* 28接脚SSOP封装利用
FPGA对音频编解码芯片WM8731进行接口电路的设计，实现了控制接口与数字音频接口的统一控制，简化了对音频编解码芯片WM8731的使用步骤，具有扩展性好、使用简单方便、易于升级等优点，对其他芯片的接口设计也有一定的参考意义。
摘 要 I
ABSTRACT II
第1章 绪论 1
1.1 研究的背景 1
1.2 研究的意义 2
1.3 课题的任务与要求 2
1.4 论文结构 3
第2章 基础及开发工具介绍 4
2.1 语音信号的数字化噪声抑制技术介绍 4
2.2 语音编/解码芯片WM8731介绍 5
2.3 FPGA器件EP2C8Q208 6
2.4 协议介绍 7
2.4.1 I2C总线 7
2.4.2 I2S总线 8
2.5 开发板介绍 9
2.6 开发软件介绍 10
2.7 开发语言介绍 12
第3章 系统总体设计 13
3.1 系统原理图 13
3.2 硬件模块设计框图 13
第4章 系统详细设计 15
4.1 顶层模块 15
4.2 WM8731配置模块与显示模块接口模块 16
4.3 WM8731 I2C控制字配置模块 17
4.4 显示模块 23
4.5 数据转换及除噪模块 23
4.5.1 噪声抑制电路的实现 23
4.5.2 数据转换/锁存模块 26
4.5.3 除噪模块 27
第5章 系统调试 30
总结与展望 31
致 谢 32
参考文献 33
附录、附图 35
1.源代码 35
2.开发板PCB图 49
3.开发板实物图 50
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/2259.html
