fpga的机器视觉算法验证平台摄像头控制
摘 要该项目主要是针对基于FPGA的机器视觉算法验证平台的研究。用摄像头作为硬件部分采集图像，录入到开发板中，使用开发工具作为软件部分对图像进行处理，输出到VGA显示。本次平台的主控制器选择用zynq7000开发板，图像传感器使用OV7670摄像头（支持多款摄像头）；软件上使用VIVAD0和SDK开发工具。在用VERILOG语言搭建的框架结构中进行算法处理，对摄像头采集到的图像信息使用事先编写好的缩放、边缘检测、反色等算法进行图像处理，最后将结果输出到VGA显示。
目 录
ABSTRACT 3
第一章 概述 6
1.1 课题背景 6
1.2 平台介绍 6
1.2.1 6
1.2.2 6
第二章 硬件 7
2.1 框架图 7
2.2 摄像头 7
2.4 HDMI 9
第三章 软件 11
3.1 框架图 11
3.2模块介绍 11
3.2.1 VDMA 11
3.2.2 DDR 11
3.2.3 IIC 12
3.2.4 ARM 12
3.3 配置（摄像头） 12
3.3.1 IIC的工作原理 12
3.3.2 寄存器的种类 13
3.4 摄像头 13
3.4.1 自动曝光 13
3.4.2 自动增益 14
3.4.3 图像深度 14
第四章 实例 15
4.1 实例图像 15
结束语 18
致 谢 19
参考文献 20
第一章 概述
1.1 课题背景
机械视觉即是用机械以取代人的眼睛来做丈量和决断。机械视觉做为人类视觉和大脑的延深，也是权衡当代化工业自主化水平的标志之一。随着这几年技术发展，主要是数字化媒体和图像处理的发展，大范围集成电路飞速发展得成熟以及机械视觉技术已被普遍应用，并获得了很大的经济和社会效益。
机械视觉系统大部分由3个部分构成：图像搜集，图像解析和处理，屏幕显示。基于
*好棒文|www.hbsrm.com +Q: &351916072&
FPGA的机器视觉系统。该系统采取Gige Vision摄像头搜集图像，并且基于Gige Vision为IP核的FPGA，使用TCP / IP传输协议达到了本章的FPGA和PC之间的数据通讯。
1.2 平台介绍
1.2.1 硬件：摄像头，FPGA，显示屏。
硬件主要通过摄像头的一个图像采集在通过一些算法的加工下在显示屏上显示出来
1.2.2 软件：纯FPGA。
采取FPGA逻辑单位阵列LCA（逻辑单位阵列）的观点，包含三大块内部逻辑配置模块CLB，输入输出模块IOB和内部互联。可编程门阵列（FPGA）是一种可以编写程序的内部模块，与普通的门阵列和逻辑电路对比，FPGA布局有很大的不同。使用普通的检索表（16×1RAM）FPGA来显示出逻辑组合，每个检索表都是联接到D触发器得输入端，接入后第二次可以使剩下的逻辑电路和驱动I / O启动，它组成了可体现组合逻辑功能，可以是逻辑模块的顺序逻辑功能的体现，使用联接到互相之间的I / O模块的总线这些IP。 内部静态存储器单位是听过FPGA的内部加载算法来体现，逻辑功能的逻辑单元和模块或模块和I / O取决于保存在存储器单位值，与FPGA的最后的连接之间方法可以使FPGA的功能一直编程下去。
第二章 硬件
2.1 框架图
图21 框架图
2.2 摄像头
本次课题支持大部分摄像头，现在手里有OV7670型号的摄像头，所以就以这个来演示，OV7670并行接口的传感器在传出数据时是将视频分装成帧来传输的，每个帧用拉高和拉低帧的有效信号标记他的开始于结束。每个封装帧的图像又分装成每行来输出，每行信号也是使用拉高或拉低行的有效帧标记他的开始和结束。像素时钟中的像素是每个图像中的一个一个的组成。在每个帧之间，即FV为低时，成为垂直消隐区。在行之间，即LV为低时，成为水平消隐区。而且他支持752×480的图像输出。
图22 摄像头
2.3 FPGA（Zynq硬件平台）
Zedboard是一个低资本的FPGA Zynq7000 开发板，它也是首个面向开源社区的Zynq7000系列可处理扩展平台。这说明Zedboard是一个开源的硬件平台，所有设计信息是完全开放的，你可以在Zedboard社区免费下载。集成处理器和一个芯片上的FPGA的可编程能力，一直FPGA技术的发展的一个重要方向，既高性能处理能力，而且灵活的可编程的配置。 ZYNQ7000赛灵思表现出此集成芯片的最先进的技术，采去新的FPGA ARM技术的同时最新的双核CortexA9 MPCore的28nm制程的整合，真正实现了接近极高的收藏。而ZYNQ7000系列提供了一个开放式的设计环境，这是方便了双核心的Cortex MPCore的A9和可编程逻辑定制加速器的并行开发，从而加快产品上市进程。
图23 Zynq硬件平台
2.4 HDMI
高清晰度多媒体接口（英文：High Definition Multimedia Interface，HDMI）这一类数字化多媒体视/音频接口的技术，是一种特殊类型的数字接口适合多种视频传输，可以在统一的时刻传输信号，最高数据传输速率可以为4.5GB/S同时传送前A/D或者D/A转换前也无需信号的传输。
图24 HDMI
第三章 软件
3.1 框架图
图31 框架图
3.2模块介绍
3.2.1 VDMA
图32 VDMA框图
AXI VDMA是赛灵思IP软核，IP模块的系统内存目标是支撑提供高速数据接入信道[10]的AXI4流媒体视频类型，驱动显示器之间是不一可以用AXI4流格式的数据流直接用的，数据还必须要传送到视频端启用为界分别信号，并以同步信号的驱动视频显示到终端。
这个IP 有两路接口,分别为AXI Memory Map to Stream (MM2S)Stream Master 和AXI4Stream to Memory Map(S2MM)Stream Slave，当中MM2S做为第一端口,用做传送已经改变成AXI4Stream 格式视频流的数据在系统的存储器中.S2MM 作为第二端口,用做AXI4Stream 格式视频流转换成存储器数据的接收.MM2S和S2MM 彼此相互独立,同时也可以并行工作。PS端的处理器可通过AXI4Lite总线对其内部的寄存器进行访问并控制VDMA 工作模式、获取VDMA 工作状态。
目 录
ABSTRACT 3
第一章 概述 6
1.1 课题背景 6
1.2 平台介绍 6
1.2.1 6
1.2.2 6
第二章 硬件 7
2.1 框架图 7
2.2 摄像头 7
2.4 HDMI 9
第三章 软件 11
3.1 框架图 11
3.2模块介绍 11
3.2.1 VDMA 11
3.2.2 DDR 11
3.2.3 IIC 12
3.2.4 ARM 12
3.3 配置（摄像头） 12
3.3.1 IIC的工作原理 12
3.3.2 寄存器的种类 13
3.4 摄像头 13
3.4.1 自动曝光 13
3.4.2 自动增益 14
3.4.3 图像深度 14
第四章 实例 15
4.1 实例图像 15
结束语 18
致 谢 19
参考文献 20
第一章 概述
1.1 课题背景
机械视觉即是用机械以取代人的眼睛来做丈量和决断。机械视觉做为人类视觉和大脑的延深，也是权衡当代化工业自主化水平的标志之一。随着这几年技术发展，主要是数字化媒体和图像处理的发展，大范围集成电路飞速发展得成熟以及机械视觉技术已被普遍应用，并获得了很大的经济和社会效益。
机械视觉系统大部分由3个部分构成：图像搜集，图像解析和处理，屏幕显示。基于
*好棒文|www.hbsrm.com +Q: &351916072&
FPGA的机器视觉系统。该系统采取Gige Vision摄像头搜集图像，并且基于Gige Vision为IP核的FPGA，使用TCP / IP传输协议达到了本章的FPGA和PC之间的数据通讯。
1.2 平台介绍
1.2.1 硬件：摄像头，FPGA，显示屏。
硬件主要通过摄像头的一个图像采集在通过一些算法的加工下在显示屏上显示出来
1.2.2 软件：纯FPGA。
采取FPGA逻辑单位阵列LCA（逻辑单位阵列）的观点，包含三大块内部逻辑配置模块CLB，输入输出模块IOB和内部互联。可编程门阵列（FPGA）是一种可以编写程序的内部模块，与普通的门阵列和逻辑电路对比，FPGA布局有很大的不同。使用普通的检索表（16×1RAM）FPGA来显示出逻辑组合，每个检索表都是联接到D触发器得输入端，接入后第二次可以使剩下的逻辑电路和驱动I / O启动，它组成了可体现组合逻辑功能，可以是逻辑模块的顺序逻辑功能的体现，使用联接到互相之间的I / O模块的总线这些IP。 内部静态存储器单位是听过FPGA的内部加载算法来体现，逻辑功能的逻辑单元和模块或模块和I / O取决于保存在存储器单位值，与FPGA的最后的连接之间方法可以使FPGA的功能一直编程下去。
第二章 硬件
2.1 框架图
图21 框架图
2.2 摄像头
本次课题支持大部分摄像头，现在手里有OV7670型号的摄像头，所以就以这个来演示，OV7670并行接口的传感器在传出数据时是将视频分装成帧来传输的，每个帧用拉高和拉低帧的有效信号标记他的开始于结束。每个封装帧的图像又分装成每行来输出，每行信号也是使用拉高或拉低行的有效帧标记他的开始和结束。像素时钟中的像素是每个图像中的一个一个的组成。在每个帧之间，即FV为低时，成为垂直消隐区。在行之间，即LV为低时，成为水平消隐区。而且他支持752×480的图像输出。
图22 摄像头
2.3 FPGA（Zynq硬件平台）
Zedboard是一个低资本的FPGA Zynq7000 开发板，它也是首个面向开源社区的Zynq7000系列可处理扩展平台。这说明Zedboard是一个开源的硬件平台，所有设计信息是完全开放的，你可以在Zedboard社区免费下载。集成处理器和一个芯片上的FPGA的可编程能力，一直FPGA技术的发展的一个重要方向，既高性能处理能力，而且灵活的可编程的配置。 ZYNQ7000赛灵思表现出此集成芯片的最先进的技术，采去新的FPGA ARM技术的同时最新的双核CortexA9 MPCore的28nm制程的整合，真正实现了接近极高的收藏。而ZYNQ7000系列提供了一个开放式的设计环境，这是方便了双核心的Cortex MPCore的A9和可编程逻辑定制加速器的并行开发，从而加快产品上市进程。
图23 Zynq硬件平台
2.4 HDMI
高清晰度多媒体接口（英文：High Definition Multimedia Interface，HDMI）这一类数字化多媒体视/音频接口的技术，是一种特殊类型的数字接口适合多种视频传输，可以在统一的时刻传输信号，最高数据传输速率可以为4.5GB/S同时传送前A/D或者D/A转换前也无需信号的传输。
图24 HDMI
第三章 软件
3.1 框架图
图31 框架图
3.2模块介绍
3.2.1 VDMA
图32 VDMA框图
AXI VDMA是赛灵思IP软核，IP模块的系统内存目标是支撑提供高速数据接入信道[10]的AXI4流媒体视频类型，驱动显示器之间是不一可以用AXI4流格式的数据流直接用的，数据还必须要传送到视频端启用为界分别信号，并以同步信号的驱动视频显示到终端。
这个IP 有两路接口,分别为AXI Memory Map to Stream (MM2S)Stream Master 和AXI4Stream to Memory Map(S2MM)Stream Slave，当中MM2S做为第一端口,用做传送已经改变成AXI4Stream 格式视频流的数据在系统的存储器中.S2MM 作为第二端口,用做AXI4Stream 格式视频流转换成存储器数据的接收.MM2S和S2MM 彼此相互独立,同时也可以并行工作。PS端的处理器可通过AXI4Lite总线对其内部的寄存器进行访问并控制VDMA 工作模式、获取VDMA 工作状态。
版权保护: 本文由 hbsrm.com编辑，转载请保留链接: www.hbsrm.com/dzxx/dzkxyjs/1591.html
